基于March C-算法的SRAM BIST电路的设计

针对某SOC中嵌入的8K SRAM模块,讨论了基于March C-算法的BIST电路的设计。根据SRAM的故障模型和测试算法的故障覆盖率,研究了测试算法的选择、数据背景的产生,并完成了基于March C-算法的BIST电路的设计。实验证明,该算法的BIST实现能大幅提高故障覆盖率。

基于March C-算法的SRAM芯片的SEU失效测试系统

为实现SRAM芯片的单粒子翻转故障检测,基于LabVIEW和FPGA设计了一套存储器测试系统:故障监测端基于LabVIEW开发了可视化的测试平台,执行数据的采集、存储及结果分析任务,板卡测试端通过FPGA向参考SRAM和待测SRAM注入基于March C-算法的测试向量,通过NI公司的HSDIO-6548板卡采集2个SRAM的数据,根据其比较结果判定SEU故障是否发生。该系统可以实时监测故障状态及测试进程,并且具有较好的可扩展性。

基于March C+算法的SRAM BIST设计

为了增加存储器测试的可控性和可观测性,减少存储器测试的时间和成本开销,在此针对LEON处理器中的32位宽的SRAM进行BIST设计。采用March C+算法,讨论了SRAM的故障模型及BIST的实现。设计的BIST电路可以与系统很好的相连,并且仅增加很少的输入/输出端口。仿真结果证明,BIST的电路的加入在不影响面积开销的同时,能够达到很好的故障覆盖率。

基于March C+算法的Memory BIST设计与实现

随着信息技术的发展,设计越来越复杂,嵌入式存储器在SoC芯片面积中所占的比例越来越大,由于本身单元密度很高,嵌入式存储器容易造成硅片缺陷,降低了芯片的成品率.针对投影仪梯形校正项目嵌入的存储器模块存在的故障等问题,讨论了基于M arch C+算法的B IST的设计与实现,并对B IST进行改进,完成对存储器故障的检测和定位,整个测试故障覆盖率接近100%、测试时间为35.546 m s.

基于March C+算法的RAM内建自测试设计

为解决HSC32K1芯片传统测试的不足,基于March C+算法的内建自测试(Built In Self Test,BIST)方法,并利用perl语言调用Mbist Architect工具自动产生March C+算法,生成时间只需要3.5 s,相比手动编写算法代码几十分钟甚至几小时来说缩短了测试时间,提高了测试效率。仿真结果表明,提出的测试方法,可以有效地达到测试效果。该方法可以推广到对其他芯片进行测试,适用性强.

基于March C-算法的单片机存储器测试

为了保证单片机系统的可靠性,对单片机内嵌存储器的测试显得尤为重要。根据MCS-51系列单片机系统内嵌存储器的结构特点和故障模型,研究了测试算法的选择、数据背景的产生等问题,首次提出将March C-算法用于单片机内嵌存储器的用户级测试程序编写。该测试程序对SAF,TF,AF,CF的故障覆盖率可达到100%,并且能够检测部分NPSF故障,具有较高的故障覆盖率,适合于对用户级MCS-51系列单片机存储器的测试。

模糊C-均值聚类引导的Kinect深度图像修复算法

针对Kinect传感器所采集的深度图像中存在大面积空洞的问题,提出了一种模糊C-均值聚类引导的深度图像修复算法。该算法将同步获取的彩色图像和深度图像作为输入;利用模糊C-均值聚类算法对彩色图像进行聚类,聚类结果作为引导图像;然后对每个深度图像中的大面积空洞区域,利用改进的快速行进算法,从空洞边缘向空洞内部逐层修复空洞区域;最后,利用改进的双边滤波算法去除图像中的散粒噪声。实验表明该算法能有效修复Kinect深度图像中的空洞,修复后的图像在平滑度和边缘强度上优于传统算法。

双下肢医学CT图像的三维可视化研究与实现

将医院提供的二维断层图像序列转变为直观立体效果的图像,展现人体双下肢骨骼的三维结构与形态。结合模糊C-均值聚类算法和区域增长法对CT断层图像进行分割,提取图像中感兴趣的区域ROI,即骨骼区域,再对分割后的图像采用面绘制的方法进行三维重建。两种分割方法的结合使用能使分割结果更加准确,Marching Cubes算法进行三维重建能获得良好的骨骼观察视觉效果。该方法涉及到了数字图像处理、计算机图形学以及医学领域的相关知识,可实现医学CT图像的三维可视化,为骨科医学诊断提供了形象直观的技术方法。

一种基于Scanchain的Block RAM的MBIST设计方法

基于March C+算法,设计了一种基于Scan chain的Block RAM为测试对象的串/并行BIST电路。在电路内部自身生成测试向量,不需要外部施加激励,并依靠自身决定得到测试结果是否正确。该电路既可以有效对Block RAM进行准确校验和故障定位,又不会因BIST测试增加PAD的数量。最后,对设计方法结果进行了仿真验证。

Flash型FPGA内嵌BRAM测试技术研究

Flash型FPGA由于具有高可靠性、卓越的安全性和即插即用的功能,被广泛应用于军事及航空航天领域。Flash型FPGA的内部结构复杂而庞大,因此研究其测试技术的可靠性和准确性至关重要。块随机存储器(BRAM)作为FPGA内部重要的存储模块,在传统测试中存在故障覆盖率较低的问题。为了扩大故障覆盖范围,对March C+算法进行了改进,优化后算法对写干扰故障(WDF)、写破坏耦合故障(CFwd)、干扰耦合故障(CFds)和字内耦合故障的检测能力得到了显著提高。结果表明,优化后的算法相较于March C+算法,其故障覆盖率提高了25个百分点,且与时间复杂度相同的March SS算法相比,其故障覆盖率提高了5.8个百分点。

基于FPGA的SRAM测试电路的设计与实现

为了保证独立的SRAM模块或嵌入式SRAM模块功能的完整性与可靠性,必须对SRAM模块进行测试。介绍了一种基于Altera DE2开发板的面向字节的SRAM测试电路的设计与实现。测试算法采用分为字内和字间测试两部分的高故障覆盖率March C-算法;设计的测试电路可由标准的JTAG(联合测试工作组)接口进行控制。设计的测试电路可测试独立的SRAM模块或作为BIST(内建自测试)电路测试嵌入式SRAM模块。验证结果表明该SRAM测试系统是非常高效的。

基于FPGA测试电路的SRAM自测试研究

SRAM是微机系统中的记忆设备,用来存放程序和数据。因此对SRAM的自测试可以有效地避免存储器工作不正常给系统带来的损害。采用硬件描述语言对FPGA电路进行编程,构造SRAM测试电路。以对各种存储器常见故障模型能够有效检测的March C-算法为主要测试算法,对存储器单元进行故障测试,并将有错误的地址单元映射到备用的存储单元,以确保微机系统稳定运行。