针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表...针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表得到运算结果,而不是使用传统的硬件方式来实现乘累加运算。介绍了以Altera公司的DSP Builder软件作为设计18阶FIR数字低通滤波器设计工具的具体流程和方法。通过Simulink和硬件在环(HIL)模块的引入,将设计模块下载到FPGA,进行软硬件协同仿真,给出滤波器的性能指标的实测结果。实测结果表明,所设计的18阶分布式算法低通滤波器截止频率为5.6 k Hz,带内波动:<0.5 d B,带外抑制:>18 d B,消耗的逻辑单元数量仅为442个较同阶的传统数字滤波器小一个数量级。因此,利用分布式算法设计的滤波器不仅其性能指标能够满足设计要求,对硬件资源的使用效率也有极大的改善。展开更多
介绍了一种基于Matlab图形用户界面GUI(Graphic User Interface)的数字滤波器的设计与仿真方法,该方法不仅仅依赖于Matlab代码,而且充分利用控件,生成一个图形用户界面,一切操作均在此界面下进行,文中以窗函数法设计线性相位FIR数字滤...介绍了一种基于Matlab图形用户界面GUI(Graphic User Interface)的数字滤波器的设计与仿真方法,该方法不仅仅依赖于Matlab代码,而且充分利用控件,生成一个图形用户界面,一切操作均在此界面下进行,文中以窗函数法设计线性相位FIR数字滤波器为例,进行低通、高通和带通滤波器设计。仿真结果表明,Matlab的图形用户界面具有方便、快捷、直观和灵活性强的特点。展开更多
文摘针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表得到运算结果,而不是使用传统的硬件方式来实现乘累加运算。介绍了以Altera公司的DSP Builder软件作为设计18阶FIR数字低通滤波器设计工具的具体流程和方法。通过Simulink和硬件在环(HIL)模块的引入,将设计模块下载到FPGA,进行软硬件协同仿真,给出滤波器的性能指标的实测结果。实测结果表明,所设计的18阶分布式算法低通滤波器截止频率为5.6 k Hz,带内波动:<0.5 d B,带外抑制:>18 d B,消耗的逻辑单元数量仅为442个较同阶的传统数字滤波器小一个数量级。因此,利用分布式算法设计的滤波器不仅其性能指标能够满足设计要求,对硬件资源的使用效率也有极大的改善。
文摘介绍了一种基于Matlab图形用户界面GUI(Graphic User Interface)的数字滤波器的设计与仿真方法,该方法不仅仅依赖于Matlab代码,而且充分利用控件,生成一个图形用户界面,一切操作均在此界面下进行,文中以窗函数法设计线性相位FIR数字滤波器为例,进行低通、高通和带通滤波器设计。仿真结果表明,Matlab的图形用户界面具有方便、快捷、直观和灵活性强的特点。