利用动态密勒补偿电路解决LDO的稳定性问题

针对LDO稳压器的稳定性问题,设计了一种新颖的动态密勒补偿电路。与传统方法相比,该电路具有恒定的带宽,大大提高了系统的瞬态响应性能;同时将开环增益提高了30 dB左右,使LDO稳压器具有较高的电压调整率和负载调整率。通过具体投片,验证了该方法的正确性和可行性。

基于增强密勒效应的IGBT串联有源均压新方法

为解决由器件驱动信号不一致引起的多个IGBT串联电压不均衡问题,以实现串联IGBT在大功率高电压场合中的应用,笔者结合功率侧和栅极侧IGBT串联均压辅助电路的优点,提出一种基于增强密勒效应的IGBT串联有源均压辅助电路,并对其工作原理进行了论述。然后,建立IGBT串联仿真电路,对不带和带该均压辅助电路两种情况进行仿真。仿真结果表明,该均压辅助电路在IGBT串联运行时不仅能够很好地抑制IGBT驱动信号不一致造成的电压不均衡,而且能够有效防止过电压的发生,确保了IGBT串联的安全运行。

单密勒电容补偿的三级误差运放电路

提出了一种新的单密勒电容补偿的低压三级误差运放结构和一种新的零极点补偿方法(DPZC),其利用两个前馈通路产生两个左半平面的零点去补偿运放主通路中的主极点及两个非主极点.运放传输函数的极点位置由运放主通路的参数决定,零点的位置由两个前馈通路的参数决定,因此改变运放零点的位置并不影响极点的位置,从而可以非常方便地控制补偿因子来获得所需的性能.仿真结果表明:本文提出的结构及补偿方法打破了传统的电路结构及补偿方法对运放带宽的限制,运放不仅具有非常大的带宽而且具有非常好的相位裕度.当负载为100pF//25kΩ,补偿电容为2pF及补偿因子为4时,该运放具有100dB的电压增益、25MHz的带宽、90°的相位裕度和0.625mW的功耗.

一种快速瞬态响应无电容型LDO的设计

基于标准0.35μm CMOS工艺,提出一种快速瞬态响应的高稳定性LDO,其中包括带瞬态增强的类密勒补偿电路。带瞬态增强的类密勒补偿方式具有补偿方便、功耗较低等优点。根据该结论,使用带瞬态增强的类密勒补偿电路可以实现LDO的快速瞬态响应和宽负载宽电压下的环路稳定。采用Cadence EDA工具Spectre进行仿真,结果表明:在整个电压和负载变化范围内,环路增益至少为60dB,相位裕度至少为75.8°,环路稳定;负载从10μA跳变至200mA(tr=1μs)时,输出上冲/下冲电压小于100 mV,建立时间为1.4μs;电源电压抑制比(PSRR)约为70dB@1kHz;负载调整率为7.75‰,线性调整率为0.7‰,静态功耗约为60μA。

超低功耗无片外电容的低压差线性稳压器

为了减小无片外电容低压差线性稳压器(LDO)的功耗并提高稳定性,提出带有阻抗衰减缓冲器的LDO.该LDO主环路采用三级运放结构,具有动态偏置并联反馈结构和摆率增强电路的缓冲器作为中间级,驱动PMOS功率管.使用嵌套密勒补偿方式(NMC),将低频主极点放置在第一级输出,将缓冲器输出极点和LDO输出极点作为次极点构成极点-极点追踪,达到无片外电容LDO稳定性和瞬态响应的要求.芯片采用GSMC公司的130nm CMOC工艺模型设计并经流片测试.测试结果表明:在1.6~4V输入电压下,输出1.5V电压,最大输出电流为1.5mA时静态电流小于881nA.测试结果验证了设计要求.

高稳定性无片外电容低压差线性稳压器的设计

设计了一款无片外电容低压差线性稳压器(LDO),与传统的LDO相比,此LDO消除了传统结构中所需的片外电容,可更好地应用于全集成低功耗的片上系统(SoC)中。针对无片外电容LDO没有外部等效零点补偿这一特点,采用一种折叠输入推挽输出误差放大器结构,结合密勒补偿以及一阶RC串联零点补偿两种方案,有效地改善了无片外电容LDO的稳定性。电路采用SMIC0.18μm CMOS工艺实现,面积为0.11 mm2,最大负载电容100 pF,输入电压为1.8 V时,输出电压为1.5 V,静态电流31.8μA,压差为160 mV。

主功率电路设计中的问题及改进

在某项目无刷直流电动机控制器设计完成之后,实验中频繁出现短路故障,经分析是由于米勒电容充电以及dv/dt导致误导通。为解决此问题,我们采用门极负压关断,但常用负压充电泵元件数目较多。因此设计了一种简化负压栅极驱动电路,电路简单,工作可靠。

一种基于密勒倍增的高性能LDO的设计

基于零极点跟踪技术,提出一种新的LDO频率补偿架构。利用密勒电容倍增原理和零极点跟踪技术,在很小的补偿电容面积下使LDO获得全负载范围内的环路稳定。摆率增强电路的应用使系统具有优越的负载瞬态调整性能。基于0.5μm标准CMOS工艺,对LDO进行仿真验证。结果表明,系统空载下,静态电流为32μA,且能提供最大200 mA的负载电流;在输出电容为2.2μF、负载电流以200 mA/10 ns突变时,最大下冲电压仅为10 mV,没有明显的上冲。

用于12 bit 250 MS/s流水线ADC的运算放大器设计

设计了一种应用于12 bit 250 MS/s采样频率的流水线模数转换器(ADC)的运算放大器电路。该电路采用全差分两级结构以达到足够的增益和信号摆幅;采用一种改进的频率米勒补偿方法实现次极点的"外推",减小了第二级支路所需的电流,并达到了更大的单位增益带宽。该电路运用于一种12 bit 250 MS/s流水线ADC的各级余量增益放大器(MDAC),并采用0.18μm 1P5M 1.8 V CMOS工艺实现。测试结果表明,该ADC电路在全速采样条件下对于20 MHz的输入信号得到的信噪比(SNR)为69.92 d B,无杂散动态范围(SFDR)为81.17 d B,整个ADC电路的功耗为320 m W。

一种25MS/s高精度采样保持器的设计

介绍了一种高精度采样保持器。密勒电容反馈的引入,使等效保持电容大大增加,从而有效地抑制了模拟开关的电荷注入效应带来的采样误差;设计大共模输入范围的高增益带宽积的放大器,以提高信号差模输入范围和精度;采用由分频器组成的准采样电路,避免了保持输出信号的抖动对后级电路(如ADC的比较器)的影响。设计采用TSMC 0.25μm 3.3 V CMOS工艺,仿真结果表明,该采样比较器在全范围输入1.1 MHz,采样率25 MS/s时,单音主杂比高于56 dB;全范围输入110 kHz,采样率10 MS/s时则高达近80 dB。

一种适用于LDO的三级误差放大器的设计

为了促进LDO在低电源电压环境中的应用，提高其稳定性，在此采用SMIC0．35um，N阱CMOS工艺，设计并实现了适用于LDO内部误差放大器的一种单密勒电容频率补偿的三级CMOS运算放大器。仿真结果表明该运算放大器的工作电压范围宽（2．5～6．5V），静态电流小，开环电压增益为112．16dB，相位裕度为89．03°，增益带宽积为6．04MHz，共模抑制比为89．3dB，电源抑制比为104．8dB。

MOSFET开关过程的研究及米勒平台振荡的抑制

设计功率MOSFET驱动电路时需重点考虑寄生参数对电路的影响。米勒电容作为MOSFET器件的一项重要参数,在驱动电路的设计时需要重点关注。重点观察了MOSFET的开通和关断过程中栅极电压、漏源极电压和漏源极电流的变化过程,并分析了米勒电容、寄生电感等寄生参数对漏源极电压和漏源极电流的影响。分析了栅极电压在米勒平台附近产生振荡的原因,并提出了抑制措施,对功率MOSFET的驱动设计具有一定的指导意义。

低功耗无片外电容的低压差线性稳压器

设计了输出电压为3.3 V,最大输出电流为100 mA的无片外电容低压差线性稳压器(LDO).该芯片采用并行结构的微分器和大米勒电容,通过比例调节和微分调节结合的方式,利用微分器电路在瞬间提供大的转换电流,克服了无片外电容LDO在负载和电源电压变化时输出电压跳变过大的问题.芯片采用CSMC公司0.5μm工艺模型设计,并经过流片.测试结果表明,在5 V工作电压下,当负载电流从100 mA在1μs内下降到1 mA时,输出电压变化小于600 mV;电路的静态电流小于4.5μA.测试结果验证了电路设计的正确性.

单电容米勒补偿三级运放设计

为了满足低压电路的工作要求,我们设计了一种新型的三级运放。该运放采用单电容米勒补偿与交叉多径嵌套补偿结合的方法,利用前馈通路在左半平面形成的零点来补偿其在主通路中的极点。通过使用TSMC 0.18μm工艺仿真。仿真结果表明:该运放能够获得113 dB的增益,有着87°的相位裕度,在1.8 V电源电压和120 pF负债的情况下,整体功耗只有0.534 mW。由此可见,这种新型的补偿方式能够有效地对运放进行补偿,并且使运放获得较高的增益以及较大相位裕度。

一种米勒通路补偿的两级放大器(英文)

提出了一种"米勒通路补偿"(MPC)的两级放大器。基于米勒效应的分析,讨论米勒通路补偿的作用并将之应用于两级放大器结构。补偿后的放大器,在很小补偿电容(2 pF)的辅助下可以完成对大负载电容(100 pF)的驱动。基于0.6μm30 V BCD工艺模型的仿真结果显示,MPC放大器在驱动100 pF负载电容下达到直流增益75 dB,相位裕度62.4°,单位增益频率4.4 MHz。

一种开环高速高精度采样保持电路

设计了一种改进型开环结构采样保持电路。与传统Miller电容开环结构相比,本设计采用了新型Bootstrapped开关,不但实现了沟道导通电阻线性化,而且消除了与输入信号相关的时钟馈通;采用全差分结构消除了共模信号引入的误差以及偶阶谐波,提高了电路的信噪比;采用高速高精度缓冲器增大电路的驱动能力,实现了高速高精度采样。设计采用0.35μm n-well CMOS工艺,经仿真验证,在驱动2.5pF负载电容下采样率达到100MSPS,电路有效位数12bits,功耗为21.5mW。

一种高稳定性的无片外电容的LDO的设计

考虑到LDO应用在无分立器件的情况下,针对在无片外电容和无片外电阻的情况下对LDO进行研究设计,在无外接电容的情况下,LDO同样能够输出稳定电压,以应用在DC-DC转换器中为内部电路模块进行供电。并通过调整LDO内部运算放大器结构以及对运算放大器进行米勒补偿来调整其零极点,同时在运算放大器内部进行电源隔离的处理,可以显著提高其电源抑制比。最后利用华虹0.18μm的BCD工艺进行仿真。仿真结果表明,此结构具有高稳定性,可以输出稳定电压。

CVT谐波测量修正方法研究

针对110 kV及以上电网广泛应用的电容式电压互感器(capacitor voltage transformer,CVT)谐波测量失真问题,首先根据CVT的谐波传递模型分析,明确了CVT关键分布参数对其谐波传递特性影响规律,然后利用密勒定理简化模型,从串并联谐振角度深入分析了造成CVT谐波传递特性非线性的根本原因;最后针对试验条件的约束,提出基于粒子群算法的三核心分布参数辨识方法,并给出了CVT谐波测量修正的建议。

消除密勒电容实现光电耦合器快速工作的研究

普通光电耦合器由于存在密勒电容,故极易受密勒效应影响,造成数据传输的时效性较差,将光耦的光电三极管集成在一个级联电路中,级联电路包括共射极工作模式的光电管和共基极模式的晶体管T2,从T2角度看,晶体管T2工作于射极跟随器模式,T2基极电位稳定,故光电管集电极同样有稳定的直流电位,光电管电压放大倍数几乎为零,密勒电容被消除,光耦的工作频率加快。

碳化硅功率器件的串扰问题及抑制方法

为了改善碳化硅功率器件的快速开关瞬态带来的串扰问题,研究碳化硅功率器件的驱动参数对串扰问题的影响,总结抑制串扰的驱动策略,并提出串扰抑制的谐振型驱动方法。首先,明确米勒电容和共源极电感的耦合作用,分析得到半桥结构中碳化硅功率器件的串扰机理;其次,通过LTspice仿真研究碳化硅功率器件驱动器的栅极电阻和栅源电容对串扰的影响;然后,提出抑制串扰的驱动策略和谐振型驱动方法;最后,通过双脉冲测试电路实验观测串扰影响,并对比分析所提方法与有源米勒钳位方法的实验结果。研究结果表明:在开通串扰下,有源米勒钳位方法下的栅源电压负尖峰为-13.2 V,串扰抑制的谐振型驱动方法下的电压负尖峰仅为-7.3 V;在关断串扰下,有源米勒钳位方法下的栅源电压正尖峰为-2.4 V,串扰抑制的谐振型驱动方法下的电压正尖峰仅为-3.81 V。上述结果验证了所提方法的有效性。