期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
基于树形Mux的逻辑电路优化
1
作者 于宗源 廖春柳 +1 位作者 胡张 王伦耀 《宁波大学学报(理工版)》 CAS 2023年第5期69-75,共7页
为实现用case语句描述的逻辑电路的面积和延迟优化,提出了一种基于树形Mux的逻辑电路优化方法.该方法先将case语句转换为树形Mux,通过合并case语句实现Mux树中Mux门的个数和层级减少,并通过化简地址逻辑实现地址再编码电路的精简,进而... 为实现用case语句描述的逻辑电路的面积和延迟优化,提出了一种基于树形Mux的逻辑电路优化方法.该方法先将case语句转换为树形Mux,通过合并case语句实现Mux树中Mux门的个数和层级减少,并通过化简地址逻辑实现地址再编码电路的精简,进而实现映射后电路面积与延迟的优化.提出的算法使用C++语言实现,电路面积和延迟优化结果由常用学术开源EDA工具abc,结合国内EDA公司提供的映射库得到.实验结果表明,相比于abc工具,使用该方法得到的面积和延迟优化分别提升了26%和21%. 展开更多
关键词 mux case语句综合 逻辑优化 Verilog HDL
下载PDF
基于现场可编程门阵列的高斯滤波算法优化实现 被引量:5
2
作者 陈超 罗小华 +1 位作者 陈淑群 俞国军 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2017年第5期969-975,共7页
针对传统高斯滤波算法硬件设计方法中关键路径较长、逻辑延时较大的问题,提出加数压缩的硬件优化实现方法.在高斯滤波算法优化实现过程中,采用移位操作来实现乘法与除法计算,避免使用乘法器与除法器.并引入保留进位加法器(CSA)、基于多... 针对传统高斯滤波算法硬件设计方法中关键路径较长、逻辑延时较大的问题,提出加数压缩的硬件优化实现方法.在高斯滤波算法优化实现过程中,采用移位操作来实现乘法与除法计算,避免使用乘法器与除法器.并引入保留进位加法器(CSA)、基于多路选择器(MUX)的4-2压缩器、加数压缩的树型结构,对9个加数进行3个层次的压缩.经过优化后,只需1个全加器便可得求和结果.结果表明,经过加数压缩设计可以达到缩短关键路径、减少逻辑延时的目标,使逻辑延时缩小32.48%,同时还极大节省所需加法器宏单元数,为后续图像处理模块提供更大的设计自由度. 展开更多
关键词 高斯滤波器 保留进位加法器 基于mux的4-2压缩器 加数压缩的树型结构 全加器
下载PDF
DSP芯片核内高性能移位器设计与验证 被引量:1
3
作者 姚军 陈杰 林兆军 《计算机工程与设计》 CSCD 北大核心 2005年第8期1988-1990,2002,共4页
移位类指令对于实现FIR、IIR等数字信号处理算法非常重要,为了快速的实现此类算法,介绍了一款16位嵌入式定点DSP芯片中核内移位器单元的设计。电路由一个移位阵列和指数提取单元、以及控制信号单元组成,采用改进的树形(Tree-Mux)结构,... 移位类指令对于实现FIR、IIR等数字信号处理算法非常重要,为了快速的实现此类算法,介绍了一款16位嵌入式定点DSP芯片中核内移位器单元的设计。电路由一个移位阵列和指数提取单元、以及控制信号单元组成,采用改进的树形(Tree-Mux)结构,大大提高了其速度。使用0.18CMOS工艺,使得(16位输入40位输出)整个移位器得以实现;综合结果表明,最长时延为1.89ns。 展开更多
关键词 数字信号处理 移位器 tree-mux
下载PDF
Design of a 1.12Gb/s 11.3mW low-voltage differential signaling transmitter
4
作者 苏源 向济璇 +2 位作者 沈骁樱 叶凡 任俊彦 《Journal of Semiconductors》 EI CAS CSCD 2015年第4期115-121,共7页
This paper presents a 1.12 Gb/s 11.3 mW transmitter using 0.18μm mixed signal complementary metal- oxide semiconductor technology with a 1.8 V supply voltage. This transmitter implements a high-speed transmission wit... This paper presents a 1.12 Gb/s 11.3 mW transmitter using 0.18μm mixed signal complementary metal- oxide semiconductor technology with a 1.8 V supply voltage. This transmitter implements a high-speed transmission with 1.2 V common-mode output voltage, adopting a low-voltage differential signaling (LVDS) technique. A multiplexer (MUX) and an LVDS driver are critical for a transmitter to complete a high-speed data transmission. This paper proposes a high power-efficiency single-stage 14 : 1 MUX and an adjustable LVDS driver circuit, capable of driving different loads with a slight increase in power consumption. The prototype chip implements a transmitter with a core area of 970 × 560μm2, demonstrating low power consumption and adjustable driving capability. 展开更多
关键词 TRANSMITTER LVDS tree-type mux single-stage mux adjustable driver high power efficiency
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部