稳态、瞬态X射线辐照引起的互补性金属-氧化物-半导体器件剂量增强效应研究

重点开展了稳态、瞬态X射线辐照引起的金属 氧化物 半导体 (CMOS)器件剂量增强效应relativedoseenhance menteffect(RDEF)研究 .通过实验给出辐照敏感参数随总剂量的变化关系 ,旨在建立CMOS器件相同累积剂量时Χ射线辐照和γ射线辐照的总剂量效应损伤等效关系 .在脉冲X射线源denseplasmafocus(DPF)装置上 ,采用双层膜结构开展瞬态翻转增强效应研究 ,获得了瞬态翻转剂量增强因子 .

低温低剂量率下金属-氧化物-半导体器件的辐照效应

对金属 氧化物 半导体 (MOS)器件在低剂量率γ射线辐照条件下的剂量率效应以及温度效应进行了研究 .对不同剂量率、不同温度辐照后MOS器件的阈值电压漂移进行了比较 .结果表明 ,低剂量率辐照下 ,感生界面态要受到辐照时间的长短以及生成的氢离子数目的影响 ,辐照时间越长 ,生成的氢离子越多 ,感生界面态密度越大 ;温度对界面态的影响与界面态建立的时间有关 ,低温辐照时 。

栅极下加氧化层的新型沟槽栅E-JFET仿真研究

新结构沟槽栅E-JFET的特点是在栅极下隐埋局域氧化层,以降低栅电容,从而改善器件的开关速度,尤其是适用于低压高频领域。通过理论及仿真分析,与无埋氧化层的沟槽栅MOSFET以及沟槽栅E-JFET进行了性能比较。结果证明,该结构具有最低的开关功耗,即QG最小,在相同条件下相对于沟槽栅MOSFET和沟槽栅E-JFET来说,QG的改善分别可达到86.3%和13.4%。

一种新型凹源HV-NMOS器件研究

设计出一种能与体硅标准低压 CMOS工艺完全兼容的新型凹源 HV-NMOS( High voltage NMOS)结构 ,在 TSUPREM-4工艺模拟的基础上提出了该结构具体的工艺流程及最佳的工艺参数 ,通过 MEDICI进行特性模拟得到了该结构的电流 -电压和击穿等特性曲线 ,击穿电压比传统 HV-NMOS提高了 3 7.5 %。同时分析了凹源结构、p阱、缓冲层 ( Buffer层 )及场极板对改善 HV-NMOS工作特性的有效作用 ,最后给出了该凹源 HV-NMOS的流水实验测试结果。

高功率微波作用下热载流子引起n型金属-氧化物-半导体场效应晶体管特性退化研究

高功率微波(HPM)通过使半导体器件特性退化和功能失效,从而干扰电子系统无法正常工作.针对金属氧化物半导体(MOS)器件的HPM效应,建立了高功率微波引起n型金属氧化物半导体场效应晶体管(nMOSFET)特性退化的物理过程与模型.器件仿真结果中nMOSFET的输出特性曲线显示栅极注入HPM引起器件特性退化,包括阈值电压正向漂移、饱和电流减小、跨导减小等;结合物理模型分析可知,HPM引起的高频脉冲电压使器件进入深耗尽状态,热载流子数目增多,热载流子效应导致器件特性退化.MOS器件的HPM注入实验结果显示,器件特性曲线、器件模型参数变化趋势与仿真结果一致,验证了HPM引起nMOSFET特性退化的物理过程与模型.

采用多输入浮栅MOS器件的四值编-译码电路设计

提出一种采用多输入浮栅MOS管设计具有可控阈值功能的电压型多值逻辑电路的方法.对每个浮栅MOS管的逻辑功能均采用传输开关运算予以表示以实现有效综合。在此基础上提出了一种新的电压型多输入浮栅MOS四值编码器和译码器设计。所提出的电路在结构上得到了非常明显的简化,并可采用标准的双层多晶硅CMOS工艺予以实现。此外,这些电路具有逻辑摆幅完整、延迟小等特点。采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性。

耗尽型6H-SiC埋沟PMOSFET电流解析模型

在考虑到杂质的不完全离化作用时，建立了SiC埋沟PMOSFET在发生表面多子耗尽时的电流解析模型。实验结果和模拟结果的一致性说明了此模型的准确性。在300～600K温度范围表面弱电场的条件下．由于杂质不完全离化作用得到充分体现．因此器件的工作状态有不同于常规模型下的特性；当温度升高时离化率的增大使得杂质的不完全离化作用得不到体现，所以文中模型的结果向常规模型的结果靠近．且都与实验结果接近。同时为了充分利用埋沟器件体内沟道的优势．对埋沟掺杂的浓度和深度也进行了合理的设计。

一种精确求解超薄栅NMOS器件隧穿电流的模型

提出了一种精确求解隧穿电流的模型。通过自洽求解一维薛定谔方程和泊松方程,得到NMOS器件的半导体表面电势分布、反型层二维电子气的量子化能级以及对应的载流子浓度分布。为计算隧穿电流,采用了多步势垒逼近方法计算栅氧化物势垒层的隧穿几率,从而避免了WKB方法在突变边界处波函数不连续带来的缺陷。通过考虑(100)Si衬底的导带多能谷效应和栅极多晶硅耗尽效应,讨论了不同栅氧化层厚度下隧穿电流与栅压的依赖关系。模拟结果与实验数据吻合。

栅长对SOI NMOS器件ESD特性的影响

采用TLP测试的方式,研究了不同栅长对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现栅长越大,维持电压VH越大,ESD二次击穿电流It2越大;其原因可能与薄硅层中的热分布有关。

高迁移率Ge沟道器件研究进展

高迁移率Ge沟道器件由于其较高而且更对称的载流子迁移率,成为未来互补型金属-氧化物-半导体(CMOS)器件极有潜力的候选材料.然而,对于Ge基MOS器件,其栅、源漏方面面临的挑战严重影响了Ge基MOS器件性能的提升,尤其是Ge NMOS器件.本文重点分析了Ge基器件在栅、源漏方面面临的问题,综述了国内外研究者们提出的不同解决方案,在此基础上提出了新的技术方案.研究结果为Ge基MOS器件性能的进一步提升奠定了基础.

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

HfO_2/TaON叠层栅介质Ge MOS器件制备及电性能研究

为提高高k/Ge MOS器件的界面质量,减小等效氧化物厚度(EOT),在high-k介质和Ge表面引入薄的TaON界面层。相对于没有界面层的样品,HfO2/TaON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和较好的输出特性。因此利用TaON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的高k/Ge界面质量有着重要的意义。

降低金属与n型Ge接触电阻方法的研究进展

Ge材料中n型杂质激活的电子浓度偏低,以及费米能级钉扎效应导致的金属与n型Ge接触电子势垒高度偏大,使金属与n型Ge接触电阻较大。基于Ge的材料特性,分析了缺陷对杂质浓度以及费米能级钉扎对电子势垒高度的影响;综述了提高Ge材料中n型掺杂电子浓度的方法,如激光退火、磷和锑共掺、循环离子注入/退火、氟钝化等;讨论了降低金属与n型Ge接触电子势垒高度的途径,即插入薄的界面层形成金属-界面层-Ge接触。电子浓度的提高,以及电子势垒高度的降低,有效地减小了金属与n型Ge接触电阻。

一种PDP扫描驱动芯片的HV-PMOS的研究和实现

对一种适用于106.68cm PDP扫描驱动IC的HV-PMOS器件进行了分析研究。通过使用TCAD软件对HV-PMOS进行了综合仿真,得到了器件性能最优时的结构参数及工艺参数。HV-PMOS器件及整体扫描驱动IC在杭州士兰集成电路公司完成流片。PCM(Process control module)片上的HV-PMOS击穿电压达到了185V,阈值为6.5V。整体扫描驱动芯片的击穿电压达到了180V,满足了设计要求。

多种栅结构SOI NMOS器件ESD特性研究

研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。

沟道长度对国产28nm pMOSFET NBTI的影响研究

负偏置温度不稳定性(NBTI:Negative Bias Temperature Instability)是半导体先进工艺MOSFET器件最普遍、最严重的老化效应之一,严重地影响着集成电路的可靠性。研究了沟道长度对国产28 nm pMOSFET器件MBTI的影响,结果表明:针对单一沟道器件,沟道长度越短,NBTI效应越严重。但是,针对多个器件单元串联组成的长沟道器件,NBTI效应只与每个器件单元的沟道长度有关,与器件单元数量无关。

沟槽栅低压功率MOSFET的发展(上)——减小漏源通态电阻R_(DS(on))

近年来,采用各种不同沟槽栅结构使低压MOSFET功率开关的性能迅速提高。本文分上、下两篇综述了这方面的新发展。上篇重点阐述了降低漏源通态电阻RDS(on)方面的技术发展;下篇重点阐述了降低优值FoM方面的技术发展。

SiGe沟道pMOSFET阈值电压模型

通过求解泊松方程,综合考虑短沟道效应和漏致势垒降低效应,建立了小尺寸S iG e沟道pM O SFET阈值电压模型,模拟结果和实验数据吻合良好。模拟分析表明,当S iG e沟道长度小于200 nm时,阈值电压受沟道长度、G e组份、衬底掺杂浓度、盖帽层厚度、栅氧化层厚度的影响较大。而对于500 nm以上的沟道长度,可忽略短沟道效应和漏致势垒降低效应对阈值电压的影响。

超薄HfN界面层对HfO_2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。

沟槽栅低压功率MOSFET的发展(下)——减小优值FoM

近年来,采用各种不同沟槽栅结构使低压MOSFET功率开关的性能迅速提高。本文分上、下两篇综述了这方面的新发展。上篇重点阐述了降低漏源通态电阻RDS(on)方面的技术发展;下篇重点阐述了降低优值FoM方面的技术发展。