基于USB 3.0的NAND FLASH数据存储设计

由于目前采用的串口和USB 2.0检测坏块、实现数据读取的方法存在数据读取慢以及数据稳定性低的问题,而在高速大容量存储装置设计中,存储器通常采用NAND FLASH,故提出一种基于USB 3.0总线的NAND FLASH数据存储设计。采用FPGA作为逻辑主控单元,选用USB 3.0芯片CYUSB3014作为FPGA与上位机的通信桥梁,并在FPGA软件上设计ECC数据校验纠错以及NAND FLASH的坏块管理。用户可通过上位机实现数据读取、擦除以及分析。实验结果表明,所设计系统可通过USB 3.0接口将NAND FLASH中存储的数据传输到上位机,传输速度实际可达39 MB/s。

基于FPGA的NAND FLASH控制器

主要介绍现场可编程阵列FPGA在NAND FLASH芯片测试仪系统中的应用,由于芯片本身内部结构非常复杂,还可以允许坏块的存在,而且坏块的数目在使用过程中还可以增加,这使得对芯片进行操作变得非常难,而利用FPGA对NAND FLASH进行控制,可以非常方便地对他进行读写、擦除以及坏块判断等几种重要的操作,从而能快捷、准确、稳定地测试出芯片的好坏,为NAND FLASH厂商和用户提供更为准确的判断依据。

基于FPGA控制的NAND Flash存储设计

为实现大容量存储电路的设计,以FPGA作为控制核心,Flash作为存储芯片,采用组合指令的设计方法,提高控制指令的可靠性,并对其进行有限状态机检测,最大限度防止无效指令;针对存储芯片坏块问题,建立一种快速实时更新的无效块地址列表,将所有无效块地址存储在FPGA内部RAM中,通过地址对比,实现数据的可靠存储。该设计具有一定的通用性,可以扩展到所有类似Flash存储系统中,对其他的电路具有一定的借鉴意义。

NAND flash图像记录系统坏块管理关键技术

提出了NAND flash型高速大容量图像记录系统的高效坏块管理方案。针对坏块表的快速检索和可靠存储问题,提出了基于位索引的坏块信息快速检索结构;为解决坏块快速匹配问题,提出了基于滑动窗口的无效块预匹配机制;对于突发坏块造成写入速度下降问题,提出了滞后回写机制。系统架构全部用硬件方式在FPGA中实现,实验结果表明:检索8个物理块坏块信息仅耗时2个时钟周期;预匹配和正确物理地址生成耗时都为0个时钟周期;突发坏块发生时系统写入速度不受影响,滞后写回在最差情况下耗时也仅22.280 36 ms;系统持续写入速度最大为848.65 MB/s,读取速度为1 265.5 MB/s,擦除速度为9 120.245 MB/s,系统存储容量为160 GB,坏块管理保留容量为8 GB,纠错能力为1 bit/512 B。

基于ATR结构的嵌入式NAND Flash图像记录系统

应用于航空的记录系统,要求具有比地面系统更高的可维护性和可靠性,体积和功耗也有严格的限制。针对这些要求,本文提出了基于ATR加固结构的嵌入式NAND Flash图像记录系统。系统采用CPCIE 3U规范设计,置于1/2 ATR机箱内,增强了系统的可靠性和可维护性。通过引入SRIO高速总线和NAND Flash存储阵列,解决了数据的高速实时记录。在此基础上,详细阐述了系统各板卡的设计。实验结果表明,该记录系统运行稳定可靠,记录速度达到912 MB/s,满足高分辨率航空CCD相机的记录要求。

NAND Flash在大容量存储技术中的应用

如今航空电子系统对信息数据的处理量要求越来越高。随着存储技术的发展,使得航电系统记录和处理更多的数据成为可能。NAND Flash的独特架构设计让他成为大容量存储器设计的首选。以Samsung公司的NAND Flash芯片K9WAG08U1A为例,结合模块设计要求,介绍了芯片的基本结构和特点,硬件结构的连接。阐述了NAND Flash的独特的访问操作流程以及访问失败处理方法。

基于NAND FLASH高速海量存储系统设计

文中以宽带雷达信号记录为背景,介绍了一种基于NAND FLASH的高速海量存储系统的组成机制和设计方案。系统采用NAND FLASH作为存储介质,FPGA作为主控芯片,通过跨LUN流水操作和ECC校验,实现对高速实时数据的可靠存储。并提出一种有效的坏块管理机制,较为高效地完成坏块管理,同时节省了系统资源。实验结果表明,系统可以以600MB/s的写入速率,300MB/s的读取速率稳定工作。为宽带雷达信号的实时记录研制提供了有力的技术支撑。

大容量NAND Flash K9T1G08U0M在网络存储中的应用

针对嵌入式系统对存储的需求,提出了基于大容量NAND Flash的存储方案。简要介绍NAND Flash器件K9T1G08U0M及其编程特点,并讨论了网络存储应用的存储策略和数据可靠性方面的考虑,设计并实现了网络数据流的NAND Flash存储。

基于USB2.0的通用FLASH存储器检测系统设计

本文针对SAMSUNG公司的NAND型Flash提出了一种通用的Flash检测系统的设计方案,此方案同时用于数据采集系统的数据读出。采用FPGA作为主控制器对FLASH进行操作,系统与主机之间采用USB2.0接口芯片CY7C68013实现通信。针对Flash中的无效块问题,本文提出一种Flash坏块的检测处理方案,这种方法也适用于大容量数据采集系统中。

基于FPGA+W5100的数据传输系统设计

为提高存储测试系统的实时性和稳定性,并考虑到数据量较大和数据存储安全的特点,设计了一种新型无线数据传输系统。该系统采用FPGA+W5100架构的以太网接口设计方法,外围电路采用NAND Flash存储器来作数据备份,引入了片外存储坏块地址的方法对Flash的坏块进行检测,并给出了系统的结构组成、硬件连接和软件实现方法。该系统增强了数据存储安全性,满足了远程和复杂环境下数据通信的要求。

存储测试系统中FLASH的存储可靠性技术研究

NAND FLASH存储器具有非易失性、存储容量大和读写速度快等优点,在存储测试领域的应用越来越广泛。由于NAND FLASH存储器中不可避免会出现无效块,传统的管理方法是将无效块映射表存放在FLASH存储器中,可靠性低,对数据存储速度和可靠性都会造成不利影响。针对这些问题,提出了基于外置存储数据位的无效块快速检索架构,将无效块映射表存放在可靠性高的铁电存储器中;引入计算机网络中的滑动窗口原理,建立了基于滑动窗口的无效块预匹配机制,在不影响FLASH存取速度的情况下可无时延地生成有效块地址。经分析和论证,这种架构对NAND FLASH存储数据的可靠性和存取速度有很大的提升,提高了存储测试系统的整体性能。

基于USB接口的便携式信号采集器

便携式现场采集设备以其简便、灵活且能实时存储的特点,有广阔的应用前景。设计了采样频率为80 MHz,存储容量4 GB的便捷式采集器。该便携式采集器以AD6645,FPGA和NAND FLASH为核心构成。采用VC++6.0开发的上位机界面,随时可以将板上数据通过USB接口进行录取,之后将数据传输到电脑上做进一步的分析。该采集器具有价格低廉,功能强,使用灵活,体积小等特点。

基于Flash芯片的弹载记录系统设计

针对弹载记录系统大容量、高速率数据的记录需求,设计了一种基于Flash芯片的弹载记录系统。该系统以FPGA芯片为控制核心,通过并行总线操作、流水线操作等技术实现数据的高速存储,并利用下载软件的多线程功能实现数据的快速下载。具有存储速率高、可靠性高、扩展性好等优点。

Flash阵列无效块管理优化设计

针对Flash阵列的无效块,首先对固有无效块提出了两种管理方案:方案一是基于BRAM查表,方案二是基于整合块理念;其次对传统解决突发无效块方法存在的不足,提出了空闲回读的机制。利用MT29F128G08A存储芯片进行实验测试验证,实验表明两种固有无效块管理方案各有优势,适用于不同场合,方案一存储空间利用率相对方案二较高,但通道内BRAM资源消耗较大;而空闲回读机制具有在既不影响存储速度又不占用较大FPGA内部资源的前提下将突发无效块数据回读的优点。

一种反熔丝FPGA可实现的闪存坏块管理算法

该算法基于顺序循环存储的存储结构,闪存控制逻辑简单,可用常见的具有抗辐照指标的反熔丝FPGA可实现。本文简述了与算法相关的闪存功能,概述了顺序循环存储的存储结构,详述了该算法的原理,给出了实现元器件和仿真,最后将该算法与其他常见算法进行比较,给出了该算法的适用范围。

实现流水存储及坏块处理的Flash控制器设计

实现了一种适用于航天设备的大容量存储方案。给出一个基于FPGA实现的Flash控制器设计,该控制器可以完成航天应用的大容量数据存取工作。其中存储操作中设计了流水编程机制,实现了叠装芯片内部的流水编程操作,大幅度提高系统的整体存储速率,实现了高速存储的目的。同时,提出了一种完备的坏块处理机制,可以屏蔽对已知坏块的使用,并且在新的坏块产生时确保存取操作正常执行,使得大容量存储系统的存储数据无误差、无丢失,读出正常有序的数据。经板级验证,该方案的整体可以实现的最高存储速率可达100 Mbps,坏块处理机制可保证数据的正确性、完整性和连续性。

无缝坏块处理与流水编程的NAND型内存控制器设计与实现

为满足航天大容量存储系统对高速存储及数据完整的需求,实现了一个基于NAND型内存的高性能控制器,提出了一种实现于NAND型内存芯片内部的流水编程机制,以及一种可以保证数据无缝连接的坏块处理机制。介绍了存储控制器的各个模块设计,并分析了不同情况编程机制所需的时间计算方法,建立仿真模型,利用蒙特卡洛方法仿真并讨论了流水编程机制的性能优化效果。在实际硬件平台验证了流水编程机制和坏块处理机制,结果表明该大容量存储系统的存储速率可达100MB/s,读取数据与存入数据保持一致,数据无乱序无丢失。

机载高速数据回传系统设计

在航天飞行器交会仿真飞行试验中,不仅需要获取飞行数据,还要考虑产品回收后数据回传的实时性和可靠性。针对现有大容量数据回传系统速度慢、耗时长的问题,文中提出一种基于带宽高、容量大的FLASH阵列和支持USB 3.0接口的高速数据回传系统。该系统的硬件设计使用FT600芯片作为USB 3.0接口电路的控制芯片,采用流水线技术和并行总线工作方式的NAND FLASH阵列作为大容量存储器。软件设计中使用现场可编程门阵列(FPGA)作为主控,控制FT600芯片高速读取FLASH阵列中的大容量数据,完成系统与上位机之间进行的数据交互。测试结果表明,FLASH阵列的数据读取速度达到225 MB/s,USB 3.0接口数据回传的平均速率达到187 MB/s,可以保证数据的快速传输和可靠性,能够有效地解决大容量数据高速回传问题。

基于CAM的闪存无效块管理算法

针对NAND型闪存无效块结构,提出基于CAM的闪存无效块分类匹配算法。针对闪存擦除、写入和读取操作过程中无效块管理给出相应策略。在数据写入闪存过程中,采用片外SRAM数据备份的方法防止数据存储错误。通过搭建FPGA实验平台,证明该算法能发现新增长的无效块,实现连续无效块快速匹配,并对数据进行冗余备份。

基于弹载存储系统的高速固态数据记录器设计

为了对飞行体发射过程中的参数进行实时存储,提出了基于FPGA的弹载数据记录器电路设计及控制逻辑设计.应高速数据存储速度的要求,对FLASH在不同编程方式下的写入速度进行了深入分析,从而革新了FLASH控制逻辑设计.该记录器采用FPGA实现接口控制、FLASH逻辑写入、擦除、无效块校验等,设计中,FLASH采用高效的"区"地址管理方法,从而为满足高速数据存储提出了合理的解决方案.实践证明,该记录器对飞行体发射过程中的参数进行了实时、可靠地存储,满足工程实际需求.