Nanowatt power operation of silicon nanowire NAND logic gates on bendable substrates

In this paper, we propose a novel construction of silicon nanowire （SiNW） negative-AND （NAND） logic gates on bendable plastic substrates and describe their electrical characteristics. The NAND logic gates with SiNW channels are capable of operating with a supply voltage as low as 0.8 V, with switching and standby power consumption of approximately 1.1 and 0.068 nW, respectively. Superior electrical characteristics of each SiNW transistor, including steep subthreshold slopes, high Ion/off ratio, and symmetrical threshold voltages, are the major factors that enable nanowatt-range power operation of the logic gates. Moreover, the mechanical bendability of the logic gates indicates that they have good and stable fatigue properties.

一种新型NAND Flash坏块管理算法的研究与实现

本文在研究NAND Flash常用坏块管理方法的基础上,提出了一种基于FPGA的NAND Flash坏块管理方案。该方案运用坏块替换策略,将所有块分为数据块区和好块保留区,通过在FPGA片内RAM建立基于位索引的坏块位标记表BBT(bad block table)和块保留映射表RTT(reserved translate table)实现坏块的识别和替换,同时将两表保存于NAND Flash中,保证了坏块信息的非易失存储和坏块查询的高速性能。本方案全面考虑了坏块产生、坏块识别、坏块信息存储、坏块高速替换,是坏块管理的完整解决方案。经实验表明该方案具有坏块信息容量小、替换速度快、实现可靠等优点。

与非门(NAND)的DNA计算模型

近年来,随着DNA计算研究的深入,基于DNA的布尔电路的模拟成为其中一个热门的研究方向.分子信标是一种特殊的探针分子,广泛应用于各种生物技术的检测方面,具有结果稳定,特异性强的优点,本文提出了一种基于诱导"发夹"形式的DNA与非门模型,和已有的模型相比,该模型具有简单,可靠性更高且可以重复使用等优点.

3D NAND Flash 的片上控制逻辑电路设计

本文设计并实现了基于MCU的控制逻辑电路,并在仿真环境下进行了功能验证,用Design Compiler完成逻辑综合.结果表明,MCU工作正常,所占面积为0.35 mm^2,在33 MHz的工作频率下动态功耗为7.52 mW,符合设计目标.与传统的控制逻辑电路相比,基于MCU的控制逻辑电路具有更高的可修改灵活性,极大降低了升级产品的流片成本,缩短控制逻辑电路设计更新周期约50%.

NAND Flash仿真模块的一种验证方法

根据NAND Flash硬件设备的工作原理和过程,利用线性时态逻辑建模语言描述该硬件设备读写状态的性质,分析了NAND Flash软件仿真模块的设计与实现,并通过移植u-boot及ARM Linux内核到仿真器中,验证上述性质是否满足,以保证软件仿真模块设计的正确性.

基于逻辑区间热度的NAND闪存垃圾回收算法

针对现有的NAND闪存垃圾回收算法中回收性能不高,磨损均衡效果差,并且算法内存开销大的问题,提出了一种基于逻辑区间热度的垃圾回收算法。该算法重新定义了热度计算公式,把连续逻辑地址的NAND内存定义为一个热度区间,以逻辑区间的热度来代替逻辑页的热度,并将不同热度的数据分开存储到不同擦除次数的闪存块上,有效地实现了数据冷热分离,并且节约了内存空间。同时,算法还构造了一种新的回收代价函数来选择回收块,在考虑回收效率的同时,还兼顾了磨损均衡的问题。实验结果表明,该算法与性能优异的FaGC算法相比,总的擦除次数减少了11%,总的拷贝次数减少了13%,擦次数最大差值减少了42%,内存消耗能减少了75%。因此,该算法有利于增加闪存可用空间,改善闪存系统的读写性能,延长闪存使用寿命。

基于逻辑页冷热分离的NAND闪存磨损均衡算法

针对现有的NAND闪存垃圾回收算法对磨损均衡考虑不足的问题,提出了一种基于逻辑页冷热分离的NAND闪存磨损均衡算法。算法同时考虑了无效页的年龄、物理块的擦除次数以及物理块更新的频率,采用混合模式选择回收符合条件的物理块。同时,推导了一种新的逻辑页热度计算方法,并将回收块上有效页数据按照逻辑页的热度进行了冷热分离。实验结果表明,与GR算法、CB算法、CAT算法以及Fa GC算法相比,该算法不仅在磨损均衡上取得了很好的效果,而且总的擦除次数与拷贝次数也有了明显减少。

考虑物理块年龄和逻辑页热度的NAND闪存磨损均衡算法

在NAND闪存存储系统的垃圾回收过程中,重新定义物理块的年龄和数据热度的计算方法,混合使用热块挑选策略和冷块挑选策略回收热数据块和冷数据块,并将回收块中的有效数据按照逻辑页的热度分为"热"数据和"冷"数据,分别写入到擦除次数最小的块和擦除次数最大的物理块中,减少在回收块的过程中多次对"冷"数据重复无意义拷贝.仿真实验结果表明,与当前主要几种磨损均衡算法相比,在保证回收效率的前提下,取得了很好的磨损均衡效果,同时,擦除次数和拷贝次数大幅度减少.

基于逻辑区间冷热分离的NAND闪存垃圾回收算法

针对现有的NAND闪存垃圾回收算法对回收效率和磨损均衡考虑不足,以及算法内存开销大的问题,提出了一种基于逻辑区间冷热分离的NAND闪存垃圾回收算法.该算法同时考虑了回收效率和磨损均衡,采用了一种回收效率和磨损均衡比重动态可调的回收块选择策略.同时,算法还提出一种新的逻辑区间热度计算的方法,并将回收块中的有效页数据按照逻辑区间的热度分为热数据、温热数据和冷数据,以实现对有效页数据的冷热分离.仿真实验结果表明,该算法相比于GR、CB、CAT、FaGC以及LRGC算法,不仅在磨损均衡、总的擦除次数以及总的拷贝次数方面取得了更好的效果,而且内存消耗也大幅度减少.

一种先进CMOS工艺下抗单粒子瞬态加固的与非门

先进纳米集成电路工艺的发展使得微电子器件翻转的阈值电荷不断降低,导致数字电路中由单粒子效应引起的软错误率增加。为加强集成电路中标准单元的抗辐射特性,本文提出了一种抗单粒子瞬态(single-event transient,SET)加固的与非门结构。在三阱工艺下,通过将下拉网络中每一个NMOS管的衬底和源极各自短接,便有效地提高了与非门抗辐射性能,而且随着输入端数目的增加,本文提出的与非门加固效果更加明显。利用Sentaurus TCAD软件的混合仿真模式进行粒子入射仿真实验,对于与输出节点相连的NMOS管采用经过工艺校准的三维物理模型,其他MOS管采用工艺厂商提供的Spice模型。结果显示:在40 nm工艺下,当入射粒子线性能量传输(linear energy transfer,LET)值为10 MeV·cm^(2)/mg时,本文提出的2输入与非门能够在3种输入的情况下降低输出电压扰动幅度。其中在N_(2)管关闭的输入模式下,达到了对单粒子入射免疫的效果;对于3输入与非门,即使在“最坏”输入的情况下,也能使输出电压翻转幅度降低85.4%。因此,本文提出的与非门加固方法起到了显著的抗单粒子瞬态效果。

基于RT器件的三值与非门、或非门电路设计

共振隧穿(resonant tunnel,RT)器件本身所具有的微分负阻(negative differential resistance,NDR)特性使其成为天然的多值器件.文中利用RT器件的负阻特性,以开关序列原理为指导,设计了基于RT电路的开关模型,实现了更为简单的三值RT与非门和或非门电路,并利用MOS网络模型,通过SPICE软件仿真验证了所设计电路的正确性.该设计思想可推广到更高值的多值电路设计中.

粘贴DNA计算模型的几种分子逻辑门的实现

理论上来说,基于DNA的分子逻辑门是DNA计算机体系结构的产生基础和DNA计算机实现技术的硬件基础。在这篇论文中,我们在先前提出的基于粘贴DNA计算模型的分子逻辑与门的实现方法的基础上,进一步提出了基于粘贴DNA计算模型的分子逻辑或门和与非门的实现方法。与先前方法类似,逻辑门、输入信号和输出信号是DNA分子。可以实现OR,NOT和NAND类型的逻辑门操作。需要使用包括聚合酶链反应(PCR),琼脂糖凝胶电泳,探针的标记与检测等生物工程技术。这些技术集成于DNA芯片中可用于DNA计算机的研制。

基于RTD的与非门和或非门设计

共振遂穿二极管RTD是新型的量子器件,以它为基础设计的与非门、或非门量子门电路具有结构简单、功耗低、速度快等特点,可作为基本逻辑单元实现任意RTD组合逻辑电路.

对BCD码十进制译码器74LS145的思考与应用探究

因数字电路BCD码-十进制译码器芯片74LS145内部逻辑电路图不够清楚,很多参考资料都没有明确说明其输出级4输入与非门是OC门,导致初学者应用时容易出错。本文结合教学工作中遇到的实际问题,进行了思考和研究,给出了具体的实验改进电路,供同行参考。

基于Multisim 10的与非门实现多种逻辑功能的设计与仿真

文章介绍了在Multisim 10的工作平台下,对二输入与非门74LS00的逻辑功能进行了测试,并利用74LS00设计实现了异或、同或等多种逻辑功能的仿真测试。实验表明,Multisim 10具备实验成本低、实验速度快、实验效果直观等优点。

基于应变调制型磁性隧道结的自动置位逻辑门电路

建立了应变调制型磁性隧道结（MTJ）器件的HSpice电路仿真模型,分析了该器件的转换特性。基于所建立的模型并结合BSIM4 90 nm CMOS模型,设计了一种非易失性自动置位逻辑门电路。分析了4种组合输入电压作用下电路中MTJ磁阻的转变特性。对所设计电路的逻辑功能进行仿真分析,通过改变MTJ尺寸参数,得到了所设计电路两种规格下的输入和输出特性。仿真结果表明,该电路成功实现了或非（NOR）和与非（NAND）逻辑,验证了所设计电路功能的正确性。研究结果对今后基于应变调制型MTJ器件设计低功耗和非易失性集成电路具有重要意义。

四值“或非”门与五态门电路的研究

采用双极型晶体管设计出了四值TTL“或非”门、“与非”门和“与或非”门电路及五态门 ,这些电路均具有较好的输入输出特性、较强的负载能力和抗干扰能力 ,噪声容限可达到± 0 .6V。特别是“与非”门和“与或非”门不仅全部由NPN型晶体管构成 ,且电路结构非常简单 ,容易做成集成电路。所介绍的电路具有实用价值 ,可用作构造四值数字系统。

三值与非门及四态门开关电路的研究

采用双极型晶体管设计的三值TTL与非门及四态门均属于开关电路.这类门电路可用于构成三值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用.

一种基于“与非”逻辑数字化测量气体浓度的新方法

简介了新型四与非逻辑运算阻容/脉冲转换技术的基本电路及工作原理;讨论了该电路用于气体浓度测量时的非线性修正、刻度方程线性化、测量灵敏度等实用技术问题.

一种提高固态盘可靠性的设计方法

提出了一种LS-RAID(Logic-level Striping Redundant Array of Independent Disks)固态盘(Solid State Disk,SSD)设计模型。在单个闪存芯片内,该模型在逻辑层实现了条带化,并将校验信息按照RAID5机制分配到逻辑闪存芯片中,从而提高了固态盘可靠性。使用DiskSim进行仿真测试,表明该模型在提高可靠性的同时,对固态盘平均寿命和损耗均衡影响不大,具有实用价值。