NAND型Flash存储器总剂量效应实验研究

针对镁光公司的4种NAND型Flash存储器,开展了不同辐照偏置下的总剂量效应实验及不同工艺尺寸器件的静态加电辐照实验。实验结果表明,器件在静态加电和动态辐照偏置下的总剂量效应相似,而与不加电辐照偏置下的总剂量效应不同。不同工艺尺寸器件的敏感参数有相同的变化趋势,由于受其他因素的综合影响,各敏感参数并不随工艺尺寸单调变化。

NAND型Flash在大容量存储回放系统中的应用

在某些存储回放系统中,要求在存储容量大、数据可靠性高的同时,具有较宽的数据带宽,为此,可采用NAND型Flash实现容量要求和数据的非易失性;采用FPGA进行多片存储体并行读取,从而克服了NANDFlash固有的读取速度慢的缺点,并扩展了存储深度;同时引入双主设备的设计,利用FPGA与PC104实现存储和读取的功能分离,是存储方式灵活,控制方便的解决方案。本文介绍的方案降低了此类系统的实现难度,缩短了产品研发周期,已应用于实际系统中并得到好评。

一种适用于NAND型Flash存储器译码故障检测的改进对角线算法

为保证有故障的进口低等级NAND型Flash存储器在装机前的二次筛选环节能够被准确剔除,以存储器的存储阵列结构分析为出发点,结合NAND结构的实际特征,以三星公司生产的K9F2G08U0A-PCB0/PIB0商业级Flash芯片为研究对象,对现有的用于测试存储器译码故障的对角线算法进行改进,并通过总剂量试验使存储器产生部分坏块来验证改进算法的有效性。结果表明,改进后的对角线算法能够很好地检测出存储器的译码故障,解决了原有对角线算法不适用于NAND型Flash存储器译码故障检测的问题。

三星计划今秋量产8Gb NAND型Flash

日本产业经济新闻日前引述国外媒体报导指出，NAND型Flash大厂韩国三星电子半导体事业相关人员日前指出，在工艺技术持续不断提升及各厂积极扩增产能的带动下，未来NAND型Flash价格将呈现持续下滑的状况，而且每年价格跌幅度恐将挑战40％。三星电子除了注意价格效应外，同时还计划将于2005年秋季前量产8Gb NAND型Flash，期望以更佳的技术降低生产成本，快速拉大与市场竞争者的距离，续保竞争力。

Q2全球NAND型Flash产值达22.72亿美元

市场调查机构iSuppli报告显示，2005年第二季（Q2）全球NAND型快闪存（Flash）市场产值达到22．72亿美元，比Ql增长10．3％，更比2004年Q2增长46．2％，前7大供应商分别为三星电子Samsung Electronics）、东芝（Toshiba）、现代（Hynix）、瑞萨（Renesas）、意法半导体（STM）、英飞凌（Infineon）与美光（Micron），囊括Q2全球NAND型Flash市场占有率．

通过PO-KELM的3D NAND FLASH寿命预测方法研究

随着半导体行业的快速发展,以及各种芯片国产化的趋势越来越明显,3D NAND FLASH作为当前存储器件的重要代表,其寿命预测对于保障系统可靠性至关重要。因此,通过硬件搭建现场可编程门阵列采集平台,对3D NAND FLASH进行特性分析,在不同擦除/写入次数下模拟FLASH可能发生的不同误码情况,分析耐久性、数据保持特性以及读、写干扰特性的变化趋势。同时提出鹦鹉优化器改进的核极限机器学习机,由于核极限学习机参数寻优困难,鹦鹉优化器通过搜索位置提高参数寻优速度和准确度。采用将已使用的循环次数作为输出结果对FLASH进行寿命预测。实验结果表明,相比其他机器学习,采用鹦鹉优化的核极限学习机预测模型精度可以达到98.5%,在提升训练速度和准确度中具有重要的现实意义。

基于USB 3.0的NAND FLASH数据存储设计

由于目前采用的串口和USB 2.0检测坏块、实现数据读取的方法存在数据读取慢以及数据稳定性低的问题,而在高速大容量存储装置设计中,存储器通常采用NAND FLASH,故提出一种基于USB 3.0总线的NAND FLASH数据存储设计。采用FPGA作为逻辑主控单元,选用USB 3.0芯片CYUSB3014作为FPGA与上位机的通信桥梁,并在FPGA软件上设计ECC数据校验纠错以及NAND FLASH的坏块管理。用户可通过上位机实现数据读取、擦除以及分析。实验结果表明,所设计系统可通过USB 3.0接口将NAND FLASH中存储的数据传输到上位机,传输速度实际可达39 MB/s。

适用于Flash型FPGA的宽范围输出负压电荷泵设计

在Flash型FPGA的编程、擦除和回读检验等操作中,需要对Flash单元提供不同的正负高压偏置。提出一种适用于Flash型FPGA的负压电荷泵,该电荷泵采用三阱Flash工艺,消除了衬偏效应和衬底漏电的影响。电荷泵主体采用双支路并联结构,级数为6级。通过参考电压产生电路提供不同的输入参考电压,并结合电荷泵控制系统,可以实现电荷泵输出电压的自由调节,满足Flash型FPGA编程、擦除的负压要求。基于0.13μm Flash工艺对电荷泵进行设计及流片,在200 pF负载电容下,实测得到-5.5 V输出的建立时间仅为8μs,输出纹波为72 mV,-17.5 V输出的建立时间为30μs,输出纹波仅为56 mV,满足Flash型FPGA操作要求。

基于P-BiCS架构的hynix 3D Nand Flash产品结构分析

阐述随着电子产品及大数据信息存储应用需求增加,3D Nand Flash产品市场持续增长。介绍一种主流的3D Nand Flash技术架构,并分析应用P-BiCS架构的hynix 3D Nand Flash产品的结构及成分。

一种新型NAND Flash坏块管理算法的研究与实现

本文在研究NAND Flash常用坏块管理方法的基础上,提出了一种基于FPGA的NAND Flash坏块管理方案。该方案运用坏块替换策略,将所有块分为数据块区和好块保留区,通过在FPGA片内RAM建立基于位索引的坏块位标记表BBT(bad block table)和块保留映射表RTT(reserved translate table)实现坏块的识别和替换,同时将两表保存于NAND Flash中,保证了坏块信息的非易失存储和坏块查询的高速性能。本方案全面考虑了坏块产生、坏块识别、坏块信息存储、坏块高速替换,是坏块管理的完整解决方案。经实验表明该方案具有坏块信息容量小、替换速度快、实现可靠等优点。

新型智能存储SoC中NAND Flash控制器的软／硬件设计

介绍了新一代智能存储片上系统SSC,详细讨论了SSC中NAND Flash子系统的软/硬件设计;采用基于模板的划分方法,实现NAND读写控制器的软/硬件划分。SSC已生产并通过工业测试。结果表明,采用软/硬件划分的方法,NAND控制器的面积比纯硬件的实现方法减小58%,性能仅下降16%;比单纯ARM软件实现,速度平均提高20倍,同时具有软件的高灵活性。

基于FPGA的NAND Flash的分区续存的功能设计实现

传统的控制器只能从NAND Flash存储器的起始位置开始存储数据,会覆盖上次存储的数据,无法进行数据的连续存储。针对该问题,本文设计了一种基于FPGA的简单方便的NAND Flash分区管理的方法。该方法在NAND Flash上开辟专用的存储空间,记录最新分区信息,将剩余的NAND Flash空间划成多个分区。本文给出了分区工作机理以及分区控制的状态机图,并进行了验证。

基于内建自测试电路的NAND Flash测试方法

随着NAND Flash在存储器市场中的占比与日俱增,对NAND Flash的测试需求也越来越大。针对NAND Flash存储器中存在的故障类型进行讨论,并对现有测试算法进行分析,为提高故障覆盖率以及降低测试时间,对现有的March-like测试算法做出改进,改进算法比March-like算法的故障覆盖率提高了16.7%,测试时间减少了30%。完成存储器内建自测试(MBIST)电路设计,设计了FPGA最小系统板并进行板级验证,结果验证了MBIST电路以及改进的测试算法的可行性。

重离子辐照引发的25 nm NAND Flash存储器数据位翻转

为研究不同注量下浮栅存储单元位翻转特点及其翻转截面变化,以及重离子入射导致的多单元翻转,以两款25 nm NAND Flash存储器为载体开展了重离子实验研究。实验结果表明,单个重离子在击中存储单元灵敏体积的情况下足以引起位翻转,位翻转比率随着注量累积基本呈线性变化。由于处于编程状态阈值电压分布低压区的存储单元倾向于在相邻或靠近的地址上集中分布,随着注量累积,这类存储单元数量迅速减少,而其他大量存储单元的翻转数增长率变化不明显,因此位翻转截面随注量累积呈下降趋势。重离子导致两款器件出现多单元翻转,多单元翻转呈现单列、双列以及列间隔等结构。利用离子电离径迹模型估算得到离子电离有效径迹半径,可以判定多单元翻转是由于一个离子的电离有效径迹覆盖了多个存储单元。

适用于FPGA与Nand flash阵列星载固态存储器的坏块管理方法

随着遥感、雷达、通信技术的快速发展,卫星有效载荷速率爆发式增长,星载固态存储器需要存储的数据量越来越大,存储速率越来越高,存储读写次数越来越多。作为当前星载固存的主流产品,基于FPGA和Nand flash的星载固态存储器所需的Nand flash数量越来越多,单片容量越来越大。受限于Nand flash的工艺特性,基于FPGA和Nand flash的固态存储器在其生命周期内会产生更多的坏块,从而影响记录载荷数据的正确性。针对星载固态存储器使用过程中产生再生坏块问题,提出了一种基于实时坏块检测、标注和坏块数据自主搬移、坏块自主回收的固态存储器坏块管理方案,有效地消除了再生坏块对载荷数据正确性的影响,降低了再生超级坏块数据的错误扩散和重复错误概率。方案已经过测试验证并已具有多个型号飞行经历,是一种简单、高效、可靠的星载固态存储器坏块管理方法。

SOC中NAND Flash控制器的一种新型结构和实现方法研究

NAND Flash在需要大容量非易失性存储的嵌入式应用中占有不可或缺的地位.在对NAND Flash控制器的一般结构和实现方法研究的基础上,提出了两级高速缓存流水结构的新型NAND Flash控制器解决方案,是一种高效率的设计.给出了控制器的性能分析、仿真验证和综合结果.

基于地址映射的NAND Flash控制器设计

针对嵌入式数据采集系统对NAND Flash进行读写控制时出现的坏块问题和磨损失衡问题,对数据采集系统的工作特点进行分析,借鉴闪存转换层的思想,提出了一种基于地址映射的NAND Flash控制方法,通过建立、维护、查询NAND Flash存储块逻辑地址与物理地址之间的映射关系表,实现NAND Flash的坏块管理和磨损均衡功能,同时介绍了使用地址映射方法的NAND Flash控制器设计过程;仿真测试和实际应用结果表明,基于地址映射方法设计的NAND Flash控制器能够识别、管理出厂坏块和突发坏块,均衡存储块的磨损,提高嵌入式数据采集系统的可靠性;该方法实现过程简单,无需移植文件系统,硬件资源要求低,为嵌入式数据采集系统中NAND Flash的读写控制提供了新的思路。

基于ATE的Nand Flash功能测试优化方法

针对利用自动测试设备测试Nand Flash电路的功能时,遇到坏块就会判定Nand Flash功能失效的问题,对Nand Flash功能测试优化方法进行了研究,使用自动测试设备(ATE)测试系统的紧凑型故障存储器(CFM)的功能,通过纠错码(ECC)将测试结果实时捕获到CFM中,测试程序从CFM中即可读取测试通过或者失败的判断,从而可以更加清晰地判别电路存储单元的性能,解决了在测试Nand Flash电路过程中遇到坏块就判定其功能失效的问题。

Flash型FPGA的编程及干扰抑制技术

为了降低Flash型现场可编程门阵列(FPGA)中的Flash开关单元在编程中受到编程干扰对阈值电压的影响,提高驱动能力的一致性,提出了高位宽编程技术与常用的选择管隔离技术相结合来抑制编程干扰的方法。通过高位宽编程技术降低编程过程中栅扰对同一行中Flash开关单元阈值电压的影响;通过选择管隔离技术降低编程过程中漏扰对同一列中Flash开关单元阈值电压的影响;采用NMOS晶体管作为隔离管实现自限制编程,对Flash开关单元的阈值电压进行精确控制。实验结果表明,参照系统等效门数为百万门级Flash型FPGA中的Flash开关阵列形式2 912 bit×480 WL×20 Bank,按最差条件进行479次漏扰测试,Flash开关单元受编程干扰后的阈值电压漂移约为0 V;进行时长为40μs的栅扰测试,Flash开关单元受编程干扰后阈值电压漂移约为0.02 V。

一种新型NAND flash的寿命测试方法

在NAND flash测试中,需要对其使用寿命进行监控和测试,以便有效筛选出不合格产品,避免在后续封装以及使用过程中造成不必要的经济损失。关于NAND flash的寿命测试,即检查NAND flash能承受的最大编程/擦除次数,目前常规使用的编程以及擦除的方法需要很长测试时间,提高了测试成本。提出一种测试NAND flash寿命的快速测试方法,将寿命测试时间由原来的1.5h减小到0.13h,节约91%的寿命测试时间。