基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。

基于NiosⅡ多核驾驶疲劳检测系统设计

采用SOPC技术,对多核驾驶疲劳检测系统进行了研究与设计。为了实现系统设计的单片化,把NiosⅡ软核处理器、摄像头采集控制器IP核、部分图像处理算法模块等系统部件都集成到一块FPGA上。为了提高系统处理速度,系统采用双NiosⅡ软核处理器设计,同时利用NiosⅡ处理器自定制指令与C2H加速编译工具对系统中关键部分进行硬件加速,使系统具有实时性检测功能。

基于Nios Ⅱ双核处理器的数字水印系统设计

为了提高数字水印系统的处理速度,引入多核处理技术非常必要。提出一种基于NiosⅡ双核处理器的数字水印系统的设计方案。系统采用主从处理器架构,处理器之间通过Mutex互斥硬核和共享存储进行通信。利用栅障同步机制和有限状态机思想进行相关硬件系统搭建和软件程序设计。系统采用一种基于DCT变换和Arnold置乱的新型彩色图像水印算法。实验证明,与基于单个NiosⅡ处理器、ARM或者DSP实现的数字水印嵌入式系统相比,双核系统在没有增加过多硬件资源占用的基础上,有效提高了数字水印处理的执行效率,同时兼顾了很好的便携性。

基于NIOSⅡ的PWM控制器IP核的设计

提出了一种基于NIOSⅡ的PWM控制器IP核的设计方法,给出了PWM控制器的工作原理,阐述PWM控制器IP核的设计。将设计好的PWM控制器安装到SOPC Builder与Avalone总线挂接,最后将PWM控制器IP核添加到NIOSⅡ系统中进行测试。测试结果表明该IP核测试效果良好,可以方便地应用在各种嵌入式系统中。

基于NIOS软核的高速串口DCS控制器的设计与实现

基于Intel Cyclone Ⅳ系列EP4CGX110CF23I7 FPGA芯片在Quartus16.0环境下采用逻辑设计,利用SOPC技术将NIOS软核和外围电路集成到FPGA内,实现控制器与CPU及IO卡收发8路RS-485高速串行通信信号,最大数据收发速率不低于1Mbps,支持电压监控、多信号灯控制功能,PCI和UART接口通信设计,控制器实时时钟、中断和精准时钟对时等功能。

基于Nios软核的CT机扫描系统控制器设计

CT扫描系统控制器是一个实时多任务控制中心,它需要完成实时通信、步进电机控制、数据采集控制、扫描时序控制等复杂功能。本文基于Nios软核技术,设计完成了CT机扫描系统控制器,包括以一片FPGA为核心的SOPC系统硬件和基于嵌入式实时操作系统Nucleus的应用软件。

基于双Nios软核的经纱张力控制系统设计

介绍了片上可编程系统的发展现状,提出了一种基于SOPC的经纱张力控制系统实现方案,系统以Al-tera公司的Nios II嵌入式处理器为核心,并采用双处理器加速系统的性能,给出了系统硬件构成和软件实现,并介绍了双核之间的数据交换.该方案集成度高、处理能力强、软硬件扩展方便,具有一定的实用性.

基于Nios软核的嵌入式Internet系统设计

介绍如何在Altera开发平台上,使用Nios软核CPU来构建嵌入式Internet系统;并结合以太网远程数据采集系统的实例,介绍此类系统硬件、软件的设计方法。

基于Nios Ⅱ软核的卫星地球站ODU监控终端设计

室外单元(out door unit,ODU)是卫星地球站的主要设备之一,在卫星通信链路上,其主要功能是对卫星信号的收发。为了对ODU的工作状态进行监控和设置,设计了此监控终端,通过在FPGA内嵌入Nios Ⅱ软核来控制人机界面、存储模块和通信模块的工作。其中人机界面完成相关参数的输入和显示,而监控终端与ODU的通信是利用RS232接口进行的。通过仿真与实验,表明该监控终端工作可靠,能够满足需要。

紫外DPS中DA控制器的NiosⅡ-IP核设计与实现

详细介绍了GaN基紫外数字像素探测器(DPS)多通道位串行(MCBS)实现方案中共用DAC设备控制器的自定义IP核的设计和功能实现。文中采用基于嵌入式软核NiosⅡ处理器可编程片上系统(SOPC)设计方法,通过对以12位数模转换芯片TLV5639为控制对象的IP核的仿真和测试,验证了设计的正确性。实验结果表明设计符合性能要求,基于SOPC的IP核设计方法具有较强实用性和通用性。

基于NiosⅡ软核处理器的运动目标跟踪系统设计

本文介绍一种用SOPC(可编程片上系统)技术设计的目标实时检测与跟踪系统。该系统在单片现场可编程门阵列(FPGA)中定制NiosⅡ软核处理器,用单片FPGA代替传统的DSP+FPGA架构,利用硬件实现背景获取及更新等,软硬件协同完成对目标的实时跟踪。实验结果表明,系统不但体积小、功耗低、实时性强,而且在复杂的地物背景下,能够稳定、精确地跟踪目标。

基于NiosⅡ多核智能交通车载终端的设计与实现

利用NiosⅡ多核处理器,提出了基于Internet的实时路况查询系统和智能车载终端。通过配置双NiosⅡ软核,改善了MCU处理速度不高、外设资源有限、接口配置繁琐、硬件设计和软件设计编程复杂等问题,将大量控制以及对多种外设访问的工作进行了合理分配。既具有普通导航设备的方便实用性,又能通过无线通讯及Internet与后台服务器连接,获取道路拥堵情况、停车场车位情况等动态实时信息,同时可作为智能交通的车载前端。

NIOS软核嵌入式技术在扩频系统中的应用

提出了一种基于嵌入式技术的新颖的扩频通信系统设计方法。该方法通过在FPGA中嵌入一个NIOS软核和一个合理的算法,便可用软核微处理器取代DSP处理器或专用扩频芯片。通过这种方式既可以节约成本又可以简化电路设计,同时也减少了通讯设备的体积。

基于NIOS软核的双网卡路由选择

SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案,它将处理器、存储器、I/O等系统设计需要的组成集成到一个PLD器件上,构成一个可编程的片上系统。NIOS是Altera公司开发的可进行SOPC设计的软核处理器,它可以与用户自定义逻辑结合构成SOC系统。本文通过NIOS配置一个双网卡路由选择的设计,其功能相当于一个网络中简单的交换机,利用QuartusⅡ软件结合SOPC软件实现NIOS设计的流程。首先对NIOS、SOPC进行简要介绍,然后详细分析了双网卡路由选择的硬件、软件设计,提出基于NIOS的解决方案。

基于NIOSⅡ软核的焊枪摆动伺服系统设计

本文设计了一种基于双NIOSⅡ软核处理器的焊枪摆动器伺服系统,系统采用FPGA嵌入NIOSⅡ软核处理器进行控制,一个NIOSⅡ软核对焊缝跟踪的图像进行控制,另一个NIOSⅡ软核根据图像处理的信息实现对焊枪摆动器的控制。两个NIOSⅡ软核的结合实现了行走电机和焊枪摆动电机的运动,使两者有机结合实现设定的摆动焊接方式,并可以通过改变摆动参数实现对焊枪摆速、摆幅、左右滞时的任意调节。实验结果表明:基于双NIOSⅡ的焊枪摆动器伺服系统设计灵活、结构简单。

基于Nios Ⅱ的弹载高速图像存储记录仪

针对传统弹载图像存储记录仪存在硬件电路体积大、系统扩展性差、数据存储速率低等问题,提出了一种基于NiosⅡ的弹载高速图像存储器设计方案。以FPAG片上软核处理器NiosⅡ为控制核心,采用新的双级流水线存储阵列结构实现图像数据的高速存储,通过信号接口阻抗匹配方案有效增强LVDS图像信号接收稳定性。系统能以240 Mbyte/s的速率循环存储图像数据,具有稳定性强和微体积的优点,试验证明系统稳定可靠,能实现弹载高速图像的精准高速存储。

基于FPGA和NiosⅡ的船用雷达数据采集存储与验证

在雷达系统开发初期阶段,需要验证整个系统中采用的各种数据处理算法的可行性和正确性,在该过程中,由雷达采集的原始数据是必不可少的重要条件。文章研究了基于现场可编程门阵列(field-programmable gate array,FPGA)和NiosⅡ的船用雷达的数据采集存储与验证,利用已有的A/D采样电路和Verilog硬件描述语言(hardware description language,HDL),通过编写相关功能模块实现对数据采集的控制,同时结合NiosⅡ实现了数据的存储与提取,并对数据进行了验证。仿真结果表明,采集的数据能够实现正确的缓存与输出;测试结果表明,该数据存储系统可应用于对实际的雷达采集数据的正确存储。

基于NiosⅡ/SOPC的嵌入式数字IC测试

为实现数字IC故障检测的SOPC设计,在Altera-Cyclone EP1C6Q240中嵌入软核处理器NiosⅡ,用继电器EC2-5NW2阵列完成各引线的通用控制,在NiosⅡ控制下离线完成了对常用TTL74/54、CMOS 4000/4500系列常用数字IC芯片故障检测。文中详细介绍了系统结构、引脚控制,讲述了NiosⅡ-FPGA/SOPC的设计思想和实现方法。实验效果好,实践表明该设计是切实可行的。

基于SOPC的FPGA NiosⅡ嵌入式等精度频率计设计

为了提高频率计的测量精度和系统性能,一方面对传统的等精度频率计的测量方法进行改进,另一方面采用SOPC设计技术,FPGA芯片上配置NiosⅡ嵌入式软核处理器的系统实现方案。利用FPGA高速数据处理能力实现对各参数的测量计数,软核处理器优良的数据处理能力实现对频率、周期、脉冲宽度和占空比的计算及显示。结果表明该频率计系统性能优良、测量精度高、成本低、体积小。