基于NIOSII的运动目标检测跟踪系统

提出采用高性能芯片EP2S90为核心,结合NIOSII软核处理器的高处理性能,实现视频信号采集与处理的运动目标检测跟踪,提高了系统的实时性,减小了系统的结构,拓展了系统的使用范围。最后,结合目标检测算法对图像序列进行了仿真实验,实验测试结果说明利用该系统能够获得比较理想的目标检测跟踪结果。

片上双核数据并行采集及核间通信研究

针对多参量数据采集系统中单核处理器难以达到数据同步获取及实时处理的问题,提出一种基于Nios II双核处理器的多参量数据并行采集及核间通信解决方案。在数据采集系统的FPGA片内构建Nios II双核处理器系统,处理器1对输入信号数据进行数模转换及预处理,处理器2负责采集数据的显示及上位机的数据通信,利用Scatter-Gather直接存储器访问两级数据缓存的通信机制,建立核间的高速数据传输通道,实现双核处理器之间数据的同步与交换。将该解决方案应用于空气质量在线监测系统中,结果表明,其核间传输速度高达496 MB/s,满足多参量数据同步获取及并行协同处理的需求。

基于FPGA的便携式课外实验仪设计与实现

常用的信号源与示波器存在体积大、成本高、携带不便等问题,难以满足学生的课外实验所需。为了丰富学生的第二课堂,提高学生的动手实践能力,设计了一种基于FPGA的便携式课外实验仪。该实验仪具有信号源与示波器的功能,信号源可以产生正弦波、三角波和方波。经过实验测试表明,该设计成本低,可靠性强,参数精度高,方便实用,能够满足学生课外实验所需。

基于视频的停车场车位监控算法研究

通过对各种车位图像处理的检测算法的分析和对比,选择最适合的算法在FPGA内嵌的NiosII软核中实现车位检测,该算法可以准确和快速的反映车位状态变化,保证处理的实时性。检测算法基于3种判据:车位范围内差影的方差、车位信息和背景图像的线性相关度、硬件生成的中值滤波和Sobel算子模块计算的车位边缘密度,再根据3个判据利用Fisher算法检测车位。车位检测完成后引导车位进入停车场,并通过VGA实时显示车位情况和车位引导信息。实验表明,采用SOPC技术可以加快数据处理的速度且提高系统可靠性。

LwIP协议栈在SoPC系统中的实现

提出了基于C/OS-II的LwIP协议栈在SoPC系统中实现的方案。介绍了嵌入式TCP/IP协议栈LwIP,阐述了其移植原理;在SoPC系统上实现了LwIP协议栈的移植,并给出了在具体软、硬件平台上的移植实例。实验结果表明:移植后的协议栈实现了网络的基本功能,且运行稳定,为SoPC类型的Internet嵌入式系统应用提供了一个基于C/OS-II的小型网络模块。该方案可应用于信息电器和网络化的仪器、仪表方面。

基于FPGA的惯组电源板检测系统设计

传统的电参数测试系统多使用两种芯片共同完成工作,电路复杂而且精度不高,本文设计了一个惯组电源板综合检测系统。测试内容包括:七路直流电压;交流信号的电压,频率与相位;正弦波信号的频率,电压与失真度;方波信号的高低电平电压,频率与占空比。本系统利用FPGA(EP3C10E144C8)配合NIOSII软核以及必要的外部电路完成设计,利用AD芯片及相关外部电路完成电压的测试,利用FFT运算对待测信号完成失真度的测试,利用测周法对待测信号进行计数,通过计数值计算出待测参数,完成频率,相位,占空比的测试,通过实验和仿真,实验结果表明本系统测试的参数能够达到要求的1%精度。解决了传统方法精度不高,电路复杂的问题。

利用SOPC实现DDFS技术的超低频函数信号发生器

为了设计高分辨率、频率切换相位连续、频率覆盖系数达到106的超低频函数信号发生器,提出了直接数字频率合成DDFS技术,可以合成频率可控的任意波形;以SOPC实现系统设计,利用FPGA实现数字逻辑功能,在LPM_ROM中放入波形数据表,用NIOSII嵌入式软核微处理器实现波形选择、数据处理,输出正弦波、方波、三角波、锯齿波并显示其频率、幅度和相位;测试表明,系统稳定,具有输出波形任意化、低频范围宽和频率精度高的特点。

基于SOPC技术的皮肤症状自动识别系统的设计

采用NiosⅡ软核嵌入式处理器,以FPGA器件作为硬件基础,辅以必要的接口电路,结合图像处理和模式识别算法,完成整个皮肤症状识别系统的设计.该系统具有设计灵活、图像处理速度快和扩展性好等优点.

WTB初运行的算法优化及实现

在研究WTB通信协议的基础上提出一种WTB初运行的优化算法,搭建了基于SOPC的硬件实现平台。通过与国外标准WTB设备的重联编组调试,基本上实现了WTB初运行的功能,从而验证了该算法的有效性,为高速动车组的网络编组技术的自主化研究提供了支持。

基于FPGA的脉冲宽度调制信号发生器

为了产生各种不同形式的脉冲宽度调制(PWM)信号,提出一种基于现场可编程门阵列(FPGA)的脉冲宽度调制信号发生器。采用硬件描述语言Verilog设计底层模块,并在FPGA芯片内部嵌入一个NiosII软核处理器,使用软硬件协同的工作方式产生多路PWM信号。实验结果表明,该信号发生器的频率输出范围为1 Hz-4 MHz,占空比可调范围为1%-99%,任意两路信号间的相位差范围为1°-180°,达到预期效果。