H型栅NMOS器件Kink效应的研究

H型栅NMOS器件因其强抗辐照和低功耗等优势已逐渐成为PDSOI电路设计中的核心器件。但H型栅NMOS器件的Ids-Vds曲线会在漏极电压较高时发生明显的翘曲现象,称为Kink效应。该效应严重影响一定工作条件下的电路性能和稳定性。为此,依据实测和TCAD仿真数据,分析了H型栅NMOS器件发生Kink效应的机理,并且基于0.15μm SOI工艺,进一步量化分析了顶层硅膜厚度、阱浓度、栅尺寸、温度以及总剂量辐照等方面对Kink效应的影响。最终结果表明,高漏极电压下NMOS器件体区积累大量空穴导致寄生NPN三极管开启,从而引发了Kink效应。本工作完善了H型栅NMOS器件Kink效应的研究,为PDSOI电路设计中抑制Kink效应提供了有益的参考。

高压GGNMOS器件结构及工艺对ESD防护特性的影响

基于高压CMOS工艺,对高压栅极接地N型金属氧化物半导体(Highvoltagegrounded-gate N-metal-oxide-semiconductor, HV-GGNMOS)的静电放电(Electrostatic discharge, ESD)防护性能进行研究。由于强折回特性以及失效电流低,HV-GGNMOS在实际应用中受到限制。本文通过计算机辅助设计技术仿真及传输线脉冲实验研究了工艺参数及版图结构对器件ESD防护性能的影响。结果表明,增加漂移区掺杂浓度可以有效提高器件失效电流;加强体接触和增加漂移区长度可以提高器件的维持电压,但失效电流会有所下降,占用版图面积也会更大。

电磁脉冲作用下NMOS管的电磁敏感性研究

针对起爆控制电路中的NMOS管在战场强磁干扰环境下时常发生误触、击穿等现象,通过Silvaco TCAD建立了金属场效应(MOS)晶体管在强电磁脉冲作用下的二维电热模型,获得了处于工作区的NMOS管在栅极注入电磁脉冲时的瞬态响应,分析了注入不同幅值的脉冲电压晶体管内电场强度、电流密度与管内温度的变化规律。结果表明:NMOS管在漏极注入脉冲电压超过阈值时,主要发生的是PN结反偏造成的雪崩击穿,雪崩击穿产生大量热能集中在PN结曲面处,管内发生电场强度、电流密度异常增大,进而发生热二次击穿导致NMOS管内出现局部熔融,造成永久性失效。而在脉冲幅值不变的情况下,雪崩击穿电压随栅极电压的增大而增大。

一种瞬态限流的全NMOS译码器设计方法

针对低温多晶硅(low temperature poly-silicon,LTPS)和低温多晶氧化物(low temperature polycrystalline oxide,LTPO)工艺下的有机电致发光显示器(organic light emitting diode,OLED)电路设计时,驱动译码电路瞬态产生大电流引起的闩锁效应烧坏器问题,提出一种具有瞬态电流限制能力的全N增强型金属氧化物半导体(N-enhancement type metal oxide semiconductor,NMOS)场效应管的译码器电路设计方法。该方法基于树状网络进行译码和限流,利用支路简并方法进行逻辑化简,采用共源共栅结构中的输出阻抗限制译码瞬态过程的最大电流;在SMIC 180 nm CMOS工艺下完成设计,核心电路面积为470.69μm^(2)。2种不同输入条件下的仿真结果表明,采用格雷码对输入激励进行编码的5-32全NMOS译码器的功耗延迟积仅为9.77×10^(-20)J·s,比同等工艺、电源电压、温度条件下设计的CMOS 5-32译码器降低了81.8%;瞬态译码时的最大电流为11.69μA,比CMOS 5-32译码器降低了99.44%。

制播系统中NMOS实现方法

制播系统IP化发展过程中,SMPTE ST 2110协议规范并定义了制播系统中不同IP实体流的承载、同步和描述的标准,但只是解决了IP系统中传输层互联互通的问题,而NMOS(网络媒体开放规范)为SMPTE ST 2110的传输层规范补充了控制层与管理层,从而将ST 2110本身复杂的操作抽象为提供接口以便于与任何控制系统交互的软件层,将本来复杂的底层操作变为简单的操作。本文主要介绍了制播系统中NMOS(网络媒体开放规范)实现方法,着重分析了IS-04(发现与注册)和IS-05(连接管理)实现细节。

一种新型结构栅耦合ggNMOS ESD保护电路研究

针对现有栅耦合NMOS(gate coupled NMOS,gcNMOS)静电放电(electrostatic discharge,ESD)保护电路对特定ESD脉冲不能及时响应造成的"触发死区"现象,本文提出了一种全新结构的栅耦合栅接地NMOS(gate coupled gate grounded NMOS,gc-ggNMOS)ESD保护电路,这种结构通过利用保护电路中漏、栅交叠区的寄生电容作为耦合电容,连接保护电路栅与地的多晶硅(poly)电阻作为耦合电阻,在有效解决原有gcNMOS结构"触发死区"现象的同时,还避免了因引入特定耦合电容带来版图面积的增加,进而提高了ESD保护电路鲁棒性指标。本文采用ISE-TCAD仿真软件,建立了0.6μm CSMC6S06DPDM-CT02CMOS工艺下gc-ggNMOS ESD保护电路的3D物理结构模型,并对此种结构中关键性参数耦合电阻、电容与触发电压特性的关系进行了系统仿真。仿真表明,当耦合电容为定值时,保护电路触发电压随耦合电阻阻值的增加而减小,这一结果与流片的传输线脉冲(transmission line pulsing,TLP)测试结果吻合。全新结构的gc-ggNMOS ESD保护电路通过了5KV人体放电模式(human body model,HBM)测试。本文的研究结果为次亚微米MOS ESD保护电路的设计提供了一种新的参考依据。

一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟(英文)

提出了一种新型的Schottky体接触结构 ,能够有效抑制部分耗尽SOInMOSFET的浮体效应 .这种结构可以通过在源区形成一个浅的n+ p结和二次侧墙 ,然后生长厚的硅化物以穿透这个浅结的方法来实现 .模拟结果表明这种结构能够成功抑制SOInMOSFET中存在的反常亚阈值斜率和kink效应 ,漏端击穿电压也有显著提高 .这种抑制浮体效应的方法不增加器件面积 ,而且与体硅MOSFET工艺完全兼容 .

NMOS低温热载流子晶体管的解析研究

利用低温(77-295K)短沟NMOSFET准二维解析模型,研究了77-295K温区NMOSFET衬底电流相关的物理机制。发现沟道电子平均自由程不随温度而改变,其值约为7.6nm;低温下虽然沟道电子在漏端获得较高的能量,但由于碰撞电离减弱,使NMOSFET的衬底电流不随温度降低而显著增长。实验结果证明,提出的衬底电流机制和模型适用于77-295K宽温区范围。

对接沟道 NMOS 结构杂质分布的二维数值模拟

针对ＶＤＭＯＳ－ＮＭＯＳ兼容集成结构建立了对接沟道ＮＭＯＳ晶体管工艺模型，根据其工艺模型，采用面向对象的Ｃ＋＋编程对对接沟道ＮＭＯＳ结构的杂质分布进行了二维数值模拟，给出了不同工艺条件下的模拟结果，并且进行了分析．结果表明，对接沟道ＮＭＯＳ结构能较好地实现ＶＤＭＯＳ与ｐ阱ＮＭＯＳ电路的兼容集成．

NMOS晶体管高剂量率下总剂量辐照特性研究

采用商用标准0.6μm体硅CMOS工艺设计了不同宽长比、不同沟道长度及不同版图结构的非加固型NMOS晶体管作为测试样品.经高剂量60Coγ射线的总剂量辐照实验,讨论其在不同栅源偏置电压下的总剂量辐照特性.研究表明NMOS总剂量效应对辐照时栅源偏置电压敏感;辐照引起阈值电压的漂移随W/L的变化不明显;沟道长度及版图结构对NMOS管辐照后的源漏极间泄漏电流的影响显著.

nMOSFET X射线辐射影响研究

介绍了在强电流作用下的ggnMOS作用机理,分析了ggnMOS抗ESD能力的主要表征参数,利用X射线辐射系统和TLP测试系统研究了辐射总剂量对ggnMOS抗ESD能力的影响。试验结果表明,随辐射总剂量的增加,ggnMOS的开启电压、维持电压都将下降,这有利于提高ggnMOS的抗ESD能力,而表征其抗ESD能力的参数(二次击穿电流It2)开始随辐射总剂量的增加而减少,到达一定剂量后将随总剂量的增加而增加。

不同剂量率下NPN管和NMOSFET管的电离辐照效应

研究了 NPN双极晶体管和 NMOSFET在不同剂量率环境下的电离辐照效应。研究表明 ,NPN管在低剂量率辐照下 ,电流增益衰降更为显著 ,且具有真正的剂量率效应 ;而 NMOS管在低剂量率辐照下产生的阈电压负向漂移比高剂量率辐照时小 ,其辐照效应是时间相关效应 ,而非真正的剂量率效应。

NMOS／SIMOX的γ射线总剂量辐照特性

对用多次注入与退火技术制成的ＳＩＭＯＸ材料制备的Ｎ沟ＭＯＳＦＥＴ进行了６０Ｃｏγ射线累积剂量辐照试验，测量了不同辐照偏置条件和辐照剂量下的亚阈特性曲线和阈值电压漂移。对ＮＭＯＳ／ＳＩＭＯＸ和ＮＭＯＳＩ体硅的辐照效应作了比较，结果表明前者抗总剂量辐照性能不如后者。对引起阈值电压漂移的两个因素（氧化层电荷和界面态电荷）和提高ＮＭＯＳ／ＳＩＭＯＸ抗辐照性能的几点措施进行了讨论．

多指条形GG-NMOS结构ESD保护电路

对采用多指条形GGNMOS结构的ESD保护电路的工作原理进行分析，并对其进行ESD测试实验。理论分析了影响ESD性能的一些因素，提出一种栅耦合技术保护电路方案，并达到了设计要求。实验结果显示，其性能已达到人体放电模式（HBM）的2级标准（2000-4000V）。

NMOS晶体管的退火特性研究

探讨了加固型CC4 0 0 7经60 Coγ射线辐照后NMOS晶体管的退火特性 ,研究了辐照敏感参数随辐照剂量、退火温度、退火时间和退火偏置的变化关系。经相同总剂量辐照的器件 ,高温 10 0℃下的退火速度远大于室温 2 5℃下的退火速度。 2 5～ 2 50℃下的等时退火 ,其退火程度接近 168h的 10 0℃等温退火。对不同的退火情况 ,退火偏置的作用是相似的 ,+5V栅偏压退火速度大于0V栅偏压和浮空退火速度。对氧化物陷阱电荷的退火及界面态陷阱的产生机理进行了分析 ,并对加速实验方法进行了初步探讨。

NMOS短沟DD结构热载流子效应的研究

本文描述制作和研究有效沟长为1μm的砷-磷双注入NMOS管(简称DD管).用工艺模拟和器件模拟程序计算和优化了工艺.实验结果与模拟结果完全一致,说明在相同有效沟道长度下DD结构比普通NMOS管的热载流子效应小.

NMOS器件两次沟道注入杂质分布和阈电压计算

分别考虑了深浅两次沟道区注入杂质在氧化扩散过程中对表面浓度的贡献。对两次注入杂质的扩散分别提取了扩散系数的氧化增强系数、氧化衰减系数和有效杂质系数，给出了表面浓度与工艺参数之间的模拟关系式，以峰值浓度为强反型条件计算了开启电压。文章还给出了开启电压、氧化条件。

nMOS四值触发器的设计及其应用

本文应用限幅电压开关理论设计了两种主从型nMOS四值触发器。这砦触发器具有双端预置能力和双轨互补输出。通过采用JKLM型触发器对十六进制加法计数器和十进制加法计数器的设计实例证明了这些触发器能有效地用于四值时序电路的设计。

VDMOS-NMOS兼容功率集成电路结构

提出一种完全新型的ＶＤＭＯＳ－ＮＭＯＳ全兼容功率集成结构的设计方法．该结构采用与ＶＤＭＯＳ工艺兼容的对接（ＢｕｔＪｏｉｎｔ）沟道结构形成ＮＭＯＳ器件，利用ＶＤＭＯＳ工艺中ｐ＋区反刻过程形成ＮＭＯＳ器件的有源区，利用ＶＤＭＯＳ工艺中刻双扩散窗口过程形成ＮＭＯＳ器件的栅区及多晶硅互连线．

一种基于动态阈值NMOS管的1.2V模拟乘法器

基于CSMC 0.6μm DPDM CMOS工艺进行设计,利用4个动态阈值NMOS和2个有源电阻实现了一种1.2V低功耗模拟乘法器电路,既节省了输入晶体管数目,又节省了偏置晶体管和偏置电路.1.2V模拟乘法器的输入信号VinA的频率为5MHz,信号峰峰值为1.0V,输入信号VinB的频率为100MHz,信号峰峰值为0.5V时,输出信号Vout的峰峰值为0.35V,一次谐波和三次谐波的差值为40dB.1.2V模拟乘法器输出信号的频带宽度为375MHz,平均电源电流约为30μA,即动态功耗约为36μW,适合于便携式电子产品和带宽要求不太高(400MHz以下)的场合.