一款NoC总线的低功耗设计

随着集成电路技术的飞速发展,其集成度和复杂度越来越高,导致芯片功耗问题日益严重。文章提出一套兼容片上网络(Net on Chip,NoC)总线的功耗管理总线,针对不同电源域进行低功耗管理,通过电源域开关协议将电源域状态同步到事务活动,且不影响系统其他部分的操作。实验结果表明,功耗管理总线具有低成本、协议简单、兼容性好、轻量级等优势。

基于流水线计算的3D NoC测试规划研究

为了提高三维片上网络(3D NoC)资源内核的测试效率,提出一种在功耗约束条件下多播流水线并行测试同构核与单播测试异构核相结合的方法对IP核进行测试。为了减少测试数据因资源冲突而进行等待的时间,设计一种改进XYZ路由算法,并采用改进人工蜂群(ABC)算法求解最佳测试规划方案。以国际标准电路测试集ITC'02作为实验对象,结果表明,测试时间最大优化率达到15.45%,与其他测试规划方法相比该文方法能有效地提高并行测试效率。

NOC人工智能 科技创新合作伙伴

腾讯扣叮腾讯扣叮是腾讯互娱旗下的国产自研的编程教育平台。这是一款游戏化与编程教育相结合的产品。依托腾讯的人工智能、云计算、互联网及游戏开发技术积累,腾讯扣叮为6~18岁青少年提供操作简单的编程工具、学习工具,同时提供精品课程内容及专业编程赛事活动服务。

科技赛事成为孩子们的“成长礼”--2022-2023学年“全国中小学信息技术创新与实践大赛”(NOC)决赛观察

“针对连续障碍,我设计的路线是旋转避让。”“B3位置是得分关键点,马达速度要减慢。”近日,2022-2023学年“全国中小学信息技术创新与实践大赛”(NOC)决赛在内蒙古自治区包头市举办,以上是来自赛场选手的声音。本次参赛的选手,多是年龄处于8至18岁的“小创客们”,他们在现场逻辑清晰地介绍着自己的设计创意,不时赢得裁判们的“手动点赞”。

基于蚁群优化算法的NoC映射

功耗问题正逐渐成为NoC领域的研究热点,很多研究人员都在研究NoC功耗最小化的设计技术。文章采用一种有效的蚁群优化算法实现了NoC映射:在自动映射处理单元的同时,尽可能地减少了系统的通讯功耗。实验结果表明采用蚁群优化算法可以很快地收敛;针对不同的应用,可以减少25%70%的通讯功耗。

基于FPGA的NoC路由节点的设计

在对NoC设计技术进行研究的基础上,建立满足要求的NoC路由节点模型,该模型采用规则的2D-Mesh拓扑结构,基于虚通道技术的虫洞数据交换方式以及无死锁的确定性XY维路由算法实现.用硬件描述语言Veril-og完成各部分的功能设计,在ModeSim仿真软件下进行功能仿真,并且在基于FPGA的NoC系统上实现了路由节点的功能.

NOC的平衡设计

由于片上系统级芯片的进一步发展,采用NOC提供IP块之间的可靠通讯。在分析NOC特点的基础上,提出评价NOC的性能指标并研究它们之间的相互关系。设计时需在吞吐量、延迟、功耗和硅片面积等因素之间折中考虑。

NoC:下一代集成电路主流设计技术

从SoC的定义出发,依据“PC参考系准则”、“十年变革规律”、“半导体技术发展规律”等基本规律,提出并论证了“NoC是下一代集成电路主流设计技术”的观点,概括了NoC基础理论体系的主要研究领域;简要分析了集成电路NoC体系结构领域可能的关键技术。NoC技术从体系结构上彻底解决了SoC的总线结构所固有的三大问题:由于地址空间有限而引起的扩展性问题,由于分时通讯而引起的通讯效率问题,以及由于全局同步而引起的功耗和面积问题。

基于动态优先级的3D NoC偏转路由容错方法

若3DNoC中水平和垂直方向出现不可恢复的链路故障,将严重影响整个网络的性能.为此提出一种新型的高效率、低开销的容错方法——基于动态优先级的偏转路由方法.该方法根据目的节点和当前节点的相对位置,动态地设定输出端口优先级,以确保数据包始终选择最优路径传输;为了提高层内和层间数据包传输的速度,采用了两级交叉开关结构.使用Booksim 2.0和Orion 2.0工具与其他方法的实验结果表明,文中方法的网络平均包延时最大降幅达20%,且面积不随网络规模增大而增加,提高了片上网络整体性能.

基于故障节点再利用的细粒度NoC容错路由算法

针对传统NoC容错算法中容错粒度过粗造成资源浪费的问题,提出了一种细粒度的自适应容错路由算法,对带有部分故障的节点重新利用。算法将各种故障映射为一种功能故障模型,结合新提出的路由端口优先级策略和嵌入的奇偶转向模型,实现数据包的无死锁容错路由。实验表明,随着负载和故障数目的增加,该算法具有更优越的容错性能,证明了算法的有效性。

片上通信结构——共享总线和NoC的分析与比较

采用模块化方法对集中式仲裁共享总线和二维网格片上网络(Network on Chip,NoC)的硬件开销和延迟进行了数学上的分析。在此基础上,通过可综合Verilog代码对这两种片上通信结构在RTL级进行描述,并建立了这两种通信方式的周期准确级的功能验证和性能分析环境。结果表明,在同样工艺条件下,共享总线的面积与NoC相比相当小;但对于大规模片上系统通信,NoC的吞吐效率及带宽明显优于共享总线。

基于云自适应遗传算法的NoC路径分配研究

路径分配是NoC设计流程中的两个关键步骤之一;路径分配的结果对NoC系统的性能尤其是通讯延时有着很重要的影响;多约束条件下的NoC路径分配问题是NP完全问题,要求出其最优解比较困难,目前常用的方法是利用启发式算法求得其较优解;文中提出一种基于云自适应遗传算法的NoC路径分配解决方案,该算法利用云模型对传统遗传算法加以改进,采取新的方法自动调整遗传算法过程中的交叉概率pc和变异概率pm,将适应度与云模型的3个参数Ex、En、He相互结合,从而达到优化遗传算法的目的;将此算法应用于2D-Mesh拓扑结构的NoC中,以平衡链路负载和联合优化为实验目标,以优化静态通讯分配结果;实验证明,文章所采取的算法在平衡链路负载和联合优化方面均取得了良好的效果。

二维网格NoC中资源-网络接口设计与实现

通常把使用片上网络通讯的多核SoC称为NoC,各类资源(处理器、存储器等)与片上网络之间的接口称为资源-网络接口。文章基于二维网格的通讯方式,设计了其间的资源-网络接口,讨论了基于FPGA的实现技术。使用具体应用实例——轨迹显示方案,对设计进行验证。实验表明,在60 MHz的频率下,使用该接口的NoC系统原型能够稳定工作。

NoC低功耗技术研究综述

当前在高性能SoC设计中,功耗约束已成为NoC设计所面临的重要问题。本文着重阐述了NoC低功耗优化技术的相关内容,在分析现有NoC模拟器和功耗模型的基础上,从物理逻辑设计、软件编译优化、网络拓扑结构低功耗映射等方面评述了当前NoC低功耗关键技术。最后,对未来NoC低功耗技术研究的方向做出了预测。

基于多FPGA的NoC多核处理器验证平台设计

为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550TFPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性。

基于混合优化映射算法的NoC自动生成方法研究

针对片上网络映射算法中,粒子群优化算法对于离散的优化问题处理不佳,容易陷入局部最优问题,提出了一种基于粒子群优化(particle swarm optimization,PSO)算法和遗传算法(genetic algorithm,GA)的混合优化映射算法(PSO_GA)。选择两个种群分别进行GA和PSO操作,由GA算法中的优良个体代替PSO算法中的初始随机粒子,保留优良粒子的同时,又维持了群体的多样性并提高搜索效率。基于NS-2仿真实验结果表明,采用混合优化映射算法的自动生成工具得出的片上网络对比同等计算规模下的随机映射方式,在网络延迟、吞吐量、链路带宽等方面有明显的优化。

PSO基础的链路平衡NoC映射与路由

针对NoC设计流程中IP核映射和路由分配两个关键步骤,提出了一种基于PSO低功耗IP核映射和链路平衡的路由分配算法PLBMR。PLBMR是一个两步PSO优化算法,在建立NoC的通信功耗和链路负载的数学表示的基础上,采用一种有效IP核映射与路由分配的PSO粒子编码方法,使得NoC的通信能量消耗最小以及保证NoC的通信链路负载平衡。仿真结果表明,采用PLBMR算法产生的NoC通信能量消耗平均比GA和BnB分别少了0.7%和0.6%,特别是,PLBMR算法在计算时间上都优于GA和BnB;对于链路负载的平衡能力,PLBMR平均分别比MOCA小了9%,比BnB小了7%。

基于NoC结构的图像中值滤波并行处理模式分析

给出了一个多处理器NoC结构以实现指定的中值滤波算法。为了提高图像处理的速度,在NoC设计的专用SoC中使用了系统并行机制与基本计算单元指令并行机制相结合的方法。它既可以满足处理速度的要求,又能达到降低功率损耗的目的。对图像处理中的中值滤波处理结构进行了并行设计,可极大地提高处理速度。

3D NoC的冗余双向TSV容错设计

3D NoC(Network-on-Chip)中,若连接层间相邻路由器的两组单向TSV(Through-Silicon Via)中有1组故障,数据便不能经该通道传输。为实现容错,提出一种在基于簇的3D NoC中添加冗余双向TSV的设计。任何1组单向TSV故障,都可通过配置这组双向TSV来替换,实现容错。在无故障TSV时,也可配置这组双向TSV来帮助传输数据包,实现数据的高速传输。与参考文献相比,实验表明,有TSV故障时该设计的平均延时至少减少了43.8%,且提高了系统可靠性。

NoC目录协议能耗分析与建模研究

在MPSoC芯片设计中,能耗问题是一个关键因素,NoC(Network-on-Chip片上网络)的能耗占芯片总能耗的50%以上.文中首先对NoC应用层协议的能耗行为进行统一的数学描述,在此基础上,针对目前Cache一致性中常用的目录协议进行深入分析,提出一种基于位置概率分布的目录协议能耗模型,其考虑目录信息与数据块节点位置分布的无关性,定位数据块在NoC中的节点位置,计算任意节点间数据传输的概率矩阵,并结合路由单元能耗、连线能耗以及网络拓扑结构,准确获得目录协议中一次数据块传输的能耗.仿真实验表明,该文提出的模型在发包概率稳定的Mesh(网孔)网络中可有效计算出不同类型目录协议产生的能耗,且精度较高(误差小于2%),为下一步协议能耗优化研究提供可信的量化的评判依据.