基于Nios Ⅱ的语音加密传输系统设计

设计并实现了一个基于Nios Ⅱ的语音加密传输系统。介绍了进行语音信号处理的功能模块,包括语音采集回放模块、基于G.729A的语音压缩与解压缩模块和基于AES的数据加解密模块。在控制模块的协调下,使得语音数据通过MODEM能够在公共电话网中安全地传输,实现了语音的保密通信。

基于SOPC的Nios Ⅱ与液晶模块接口及程序设计

Altera SOPC Builder提供了Nios Ⅱ处理器及一些常用外设接口,但并没有提供12864液晶模块的接口及驱动。利用SOPC Builder中元件编辑器Create New Component,通过自定义逻辑的方法在SOPC设计中添加自己开发的液晶显示模块IP核,并集成到系统,实现了嵌入式Nios Ⅱ软核处理器与液晶显示模块的接口设计,并编写了驱动程序。可以和系统自带的接口组件一样,开发者利用该开发组件,不必了解液晶屏原理就可以使用标准C函数操作组件进行液晶屏显示的独立开发。

基于NIOS Ⅱ软核处理器的波形发生器设计

本文阐述了一种基于NIOSII软核处理器技术的波形发生器设计方案,与传统波形发生器进行了比较,论述了波形发生器的工作原理及NIOSII软核处理器设计过程。结合SOPC灵活配置的特点,定制了硬件系统,给出了软件设计的主要流程及部分实现要点。实验表明,将微处理器模块和波形发生器功能模块集成到单片FPGA上,设计出的系统集成度高、稳定性好和扩展性强。

基于SoPC/NIOS Ⅱ的信号发生器设计与实现

运用基于NIOS II嵌入式处理器的SoPC技术,设计了一个任意信号发生器,不仅可以输出正弦波、方波、三角波和锯齿波等常见波形,且各波形的频率和幅度可调,可根据用户需要进行现场编程,具有控制灵活、输出频率稳定、准确、波形质量好和输出频率范围宽等优点。

基于Nios Ⅱ的脉冲神经网络硬件实现方法

将脉冲神经网络的理论和算法应用于函数拟合研究,通过使用CycloneⅡEP2C35F672C8N型FPGA芯片和基本外围电路,并基于NiosⅡ软核技术,建立了脉冲神经网络硬件模型.以指数函数为例拟合曲线,系统训练结束后稳定误差可达到0.2.实验结果表明,基于NiosⅡ的硬件实现方法能够成功地实现脉冲神经网络,为人工神经网络的研究提供了有效的仿真平台,同时该方法能够有效地模拟连续函数,扩展了神经网络的应用领域.

基于Nios Ⅱ的SOPC系统设计分析

随着微电子技术和半导体工业的快速发展,数字技术进入片上系统(SOC)时代,为了使SOC技术得到推广,Altera公司提出了片上可编程系统(SOPC)。介绍了基于Nios Ⅱ的SOPC系统设计流程,并采用EP2C35芯片完成模拟用户单元设计,论述了软、硬件设计方案,分析了采用SOPC系统设计的关键技术和优势,最后通过系统测试验证了系统设计的正确性。

基于Nios Ⅱ的高精度多路温度测量系统设计

设计了基于Nios Ⅱ的高精度多路温度测量系统。采用DS18B20温度传感器,并设计了DS18B20控制IP核,采用USB-UART桥集成芯片CP2101实现USB通信,通过例化DS18B20控制IP核设计多路温度测量系统,每一个传感器与FPGA的一个I/O口相连。以封闭于保温瓶内的空气为测试对象,对系统进行测试。测试结果表明:该设计具有温度测量精度高、集成度高和抗干扰能力强等优点,有较好的实用价值。

FPGA和Nios Ⅱ软核的SD卡文件系统实现方法

利用Cyclone Ⅱ系列FPGA构建了一种用于SD卡读写的SPI控制器,并在其上实现了一个基于Nios Ⅱ软核处理器的嵌入式文件系统。此文件系统是通过在Nios Ⅱ EDS开发平台上移植znFAT32文件系统实现的。

基于Nios Ⅱ+CAN总线的远程测控网设计

在核工程设施中,常涉及远程数据采集以及依据逻辑条件控制阀门和报警装置。采用SOPC技术将Nios Ⅱ处理器、CAN模块、UART模块、SPI模块集成到一片FPGA上,构建了基于CAN总线的远程测控网络。它在核设施网络化、智能化监控方面表现良好。

基于Nios Ⅱ软核的DES加密系统设计

DES算法在信息安全领域扮演着重要的角色,采用软件实现DES算法速度慢,不能满足一些高速应用领域的要求,所以采用硬件实现的方法,在FPGA上实现DES算法,速度非常快。另一个创新之处在于采用Nios Ⅱ软核作为整个加密系统的控制器,通过Nios Ⅱ软核控制串口收发数据以及DES模块的加密过程,Nios Ⅱ软核的最大特点是用户可以灵活定制,这就使得整个系统的扩展性和灵活性非常好,具有很好的应用前景。

基于Nios Ⅱ的高速图像采集系统的设计

研究了一种基于SOPC技术的嵌入式高速图像采集控制系统的设计方案.该系统通过在FPGA芯片上配置Nios Ⅱ软核处理器和相关的接口模块来实现其主要硬件电路,并结合系统的软件设计来控制高速多功能视频解码芯片ADV7181和编码芯片ADV7123实现了图像的高速A/D、D/A转换、存储和回放等功能.由于采用了SOPC和DMA控制技术,该系统具有设计灵活、图像处理速度快和扩展性好等优点.

基于Nios Ⅱ双核处理器的数字水印系统设计

为了提高数字水印系统的处理速度,引入多核处理技术非常必要。提出一种基于NiosⅡ双核处理器的数字水印系统的设计方案。系统采用主从处理器架构,处理器之间通过Mutex互斥硬核和共享存储进行通信。利用栅障同步机制和有限状态机思想进行相关硬件系统搭建和软件程序设计。系统采用一种基于DCT变换和Arnold置乱的新型彩色图像水印算法。实验证明,与基于单个NiosⅡ处理器、ARM或者DSP实现的数字水印嵌入式系统相比,双核系统在没有增加过多硬件资源占用的基础上,有效提高了数字水印处理的执行效率,同时兼顾了很好的便携性。

基于Nios Ⅱ的等精度频率计设计

采用NiosⅡ作为系统控制单元,辅以适当的软、硬件资源完成以FPGA为核心的等精度频率计设计。利用FP-GA对同步门的控制,使被测信号和标准信号在实际闸门时间内同步测量,实现了等精度频率测量,提高了测量精度。利用NiosⅡ技术开发的频率计具有硬件结构简单、性能稳定可靠的特点,并且可以灵活地实现定制应用。

基于Nios Ⅱ的线阵图像传感器驱动设计

针对线阵图像传感器DLIS-2K,设计一个基于FPGA/Nios Ⅱ的串口通信驱动系统。选用Altera Cyclone Ⅳ系列FPGA芯片EP4CE10E22C8N作为硬件设计平台,在SOPC(可编程片上系统)中采用Nios Ⅱ软核处理器实现传感器串口通信方案,给出了SOPC及传感器串口模块的硬件驱动电路,使用Verilog HDL语言进行描述,并对设计的驱动电路进行了仿真。结果表明,设计的驱动系统能使传感器串口正常工作。

基于Nios Ⅱ的便携式数字化谱仪研究

提出了基于Altera NiosⅡ软核处理器进行便携式数字化谱仪设计思路。在FPGA中进行NiosⅡ处理器核、UART、FIFO以及ADC控制等数字逻辑设计,结合数据采集控制、图形显示和通信等软件功能模块,给出了由FPGA、ADC采集单元和串口工业触摸屏组成的便携式谱仪硬件平台。系统测试结果验证了所提出技术方案应用于CdZnTe(CZT)便携式数字化谱仪开发的可行性。

基于Nios Ⅱ处理器的可移动空气污染物监测系统

设计一种基于Nios Ⅱ处理器的可移动空气污染物监测系统。系统以可编程逻辑器件FPGA内嵌Nios Ⅱ处理器作为控制核心,外围搭配SDRAM模块、EPCS模块、卫星信号解算模块、空气污染物检测模块、温湿度检测模块、无线通信模块及人机交互模块,实现对监测终端所在位置的空气污染物浓度参数实时监测,并将包含时间、位置、污染物浓度和温湿度等四类数据整理打包上传至远程服务器供进一步应用开发。

Nios Ⅱ的LED显示屏控制器设计

基于μC/OS-Ⅱ实时操作系统实现多任务管理运行模式,采用NiosII32位处理器作为LED显示屏控制系统的核心,控制单屏幕多窗口任意显示。整个控制系统在一片FPGA上实现,使用SOPCBuilder软件定制集成IP核,通过外扩存储设备实现数据的海量存储,解决了FPGA内部资源相对不足的问题。同时,合理组织数据存储方式,降低了数据处理和控制系统的复杂度。

基于Nios Ⅱ的多用途扩频信号源组件设计

扩频信号源是扩频系统的重要组成设备,可以为扩频接收机提供各种形式的扩频信号(如直扩、跳频等)。针对目前市场上的扩频信号源价格昂贵,采用专用的扩频芯片也存在扩展和升级性能较差的问题,提出采用NiosⅡ软核处理器来实现性价比高且能够灵活改变调制方式的扩频信号源,将NiosⅡ的自定义组件技术与扩频信号源的产生原理相结合,设计出了一种基于NiosⅡ的扩频信号源自定义组件。此组件拥有直扩和跳频两种可选的调制方式,并且具有各种可控制的参数。在应用时利用SOPC(可编程片上系统)技术,只需在NiosⅡ系统中加入此组件并在顶层软件中调用该组件驱动函数库的函数即可产生多种调制方式的扩频信号。

基于NIOS Ⅱ处理器的USB双向数据传输系统

介绍了一种双向数据传输系统设计方案和实现方法,采用USB2.0接口芯片CY7C68013A与FPGA相结合构建硬件系统,FPGA内嵌NIOS Ⅱ软核处理器负责数据处理;系统通过USB接口向上传输数据到上位机,结合基于VC++开发的数据传输控制软件平台,发送控制命令及数据到硬件系统端,从而实现USB接口的双向数据传输功能;详细描述了系统的硬件电路设计和软件实现过程,实验证明该系统具有高速、便携、通用性强的特点,系统数据最高传输速度达到33MB/s,且工作稳定可靠。

面向NicheStack的Nios Ⅱ网络接口设计

介绍了目前应用在Nios II中的NicheStack协议栈,并基于HAL标准实现了两种以太网控制器的接口设计,随后针对应用于某军用遥测自动测试系统中的通信板卡进行了TCP、UDP通信测试,验证了开发的可行性。测试结果表明,以太网控制器性能可靠,提供了基于FPGA的以太网通信方案。