基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。

基于NIOSⅡ嵌入式软核处理器的LCD控制方法研究

在一般LCD液晶显示屏控制方法基础上,提出了基于NIOSⅡ嵌入式软核处理器的控制方法．文中阐述了对液晶屏进行控制的硬件接口电路及软件设计方法．并利用NIOSⅡ嵌入式处理器的优势,对软、硬件进行了进一步的改进．

基于NiosⅡ处理器的无线电力参数监测系统

针对电力系统对电网电力参数监测的要求,提出了一种基于NiosⅡ处理器的无线电力参数监测系统的实现方案。该方案将SOPC(可编程片上系统)与无线通信两种技术相结合,通过无线通信方式,利用NiosⅡ软核处理器实现对电网电压、电流、功率、频率等基本参数的实时测量和分析。该系统测量精度高、可测量参数多、灵活性强、实时性好、远程监控方便。

基于Nios Ⅱ软核处理器的PWM控制器设计

介绍了Altera公司最新开发的SOPC解决方案——Nios Ⅱ软核处理器,提出了基于Nios Ⅱ嵌入式软核处理器的脉宽调制PWM控制器的硬件、软件设计方法,并给出了脉宽调制PWM软件编写的程序。实验结果表明,与现有的其它方法相比,该方法具有灵活、稳定、易维护、高效率等优点。

基于Nios Ⅱ双核处理器的数字水印系统设计

为了提高数字水印系统的处理速度,引入多核处理技术非常必要。提出一种基于NiosⅡ双核处理器的数字水印系统的设计方案。系统采用主从处理器架构,处理器之间通过Mutex互斥硬核和共享存储进行通信。利用栅障同步机制和有限状态机思想进行相关硬件系统搭建和软件程序设计。系统采用一种基于DCT变换和Arnold置乱的新型彩色图像水印算法。实验证明,与基于单个NiosⅡ处理器、ARM或者DSP实现的数字水印嵌入式系统相比,双核系统在没有增加过多硬件资源占用的基础上,有效提高了数字水印处理的执行效率,同时兼顾了很好的便携性。

基于硬件抽象层HAL的NiosⅡ嵌入式处理器系统设备管理模式研究

NiosⅡ处理器是Altera公司推出的一个32/16位精简指令集处理器软核。他为嵌入式系统开发者提供了更多的资源,可支持复杂、高性能系统的开发。硬件抽象层HAL作为一个板级支撑包提供给NiosⅡ处理器系统。基于HAL的外设管理程序使用ANSI C标准库函数,并通过HAL API访问硬件资源。通过对其进行深入的研究,结合NiosⅡ嵌入式处理器系统对Lan91c111网络外设的管理模式,总结了HAL在NiosⅡ嵌入式处理器系统设备管理中的作用及其一般实现模式。

基于双NiosⅡ软核处理器的机器人控制器设计

介绍了基于FPGA的双NiosⅡ软核处理器的特点及开发流程。利用双NiosⅡ软核处理器的特点,在一片FPGA芯片实现双软核处理器,分担外设控制与算法控制,很好地解决了机器人控制器程序结构复杂以及实时性差难题。实际调度结果表明,该控制系统切实可行,有利于进一步的设计和发展。

基于NIOS Ⅱ处理器的USB双向数据传输系统

介绍了一种双向数据传输系统设计方案和实现方法,采用USB2.0接口芯片CY7C68013A与FPGA相结合构建硬件系统,FPGA内嵌NIOS Ⅱ软核处理器负责数据处理;系统通过USB接口向上传输数据到上位机,结合基于VC++开发的数据传输控制软件平台,发送控制命令及数据到硬件系统端,从而实现USB接口的双向数据传输功能;详细描述了系统的硬件电路设计和软件实现过程,实验证明该系统具有高速、便携、通用性强的特点,系统数据最高传输速度达到33MB/s,且工作稳定可靠。

Altera Nios Ⅱ处理器结构综述

本文介绍了Altera公司的基于FPGA的NiosⅡ嵌入式处理器,着重介绍了Altera NiosⅡ处理器的系统特性、构架技术。对NiosⅡ处理器的内部结构有很详细的阐述,使得电子工程专业读者建立"软核"处理器的全面认识,让设计人员更加清楚应该添加什么样的外设以及如何编写指令,从而设计一个出色的NiosⅡ处理器。

基于NIOS Ⅱ处理器的HDLC控制器IP核设计

为解决专用HDLC协议控制器使用灵活性差,内部数据缓冲器容量小,通道数目有限等问题,提出采用FPGA为设计硬件,依据HDLC协议,设计HDLC收发单元模块电路,结合Avalon总线标准,构建基于NIOS II处理器的HDLC控制器IP核。

基于双NiosⅡ处理器的实时图像采集系统

在视频压缩编码算法的硬件实时实现中,针对专用芯片系统不够灵活、无法进行算法升级与更新等问题,利用双NiosⅡ处理器,主处理器完成管理功能和处理人机交互界面,协处理器做图像的编解码以及完成与计算机之间的数据传输,通过软硬件设计开发,实现实时图像采集系统。该方案算法易于升级,而且硬件系统也易于做相应的升级和更新,降低了系统成本。

基于NiosⅡ嵌入式软核处理器的天文用IRFPA图像采集系统

介绍了一套自主研制的用于地基天文望远镜的,基于IRFPA(红外焦平面阵列)图像采集系统,以及所使用的IRFPA原理、性能特点,着重介绍了IRFPA图像采集系统中以NiosⅡ处理器为核心的电子系统的框架结构方案以及软硬件的设计思想。最后给出了初步的图像采集成像结果。

基于NiosⅡ处理器的USB接口设计

本文以NiosⅡ嵌入式软处理器为核心,利用USB控制芯片CH372,设计了基于NiosⅡ嵌入式软处理器的USB通信接口。本文重点介绍了USB接口的硬件实现方案,分析了CH372的通信流程,并编写了下位机和上位机PC的通信程序。与传统的嵌入式设计方案相比,该方案的整体性更好,具有很强的扩展性和灵活性,降低了软件的开发成本以及硬件实现风险。

基于Nios Ⅱ处理器的B码解调设计

针对国内试验靶场对时统终端硬件结构的复杂性,从工程实施的角度改进原有时统终端码解调设计和控制方案。在严格遵循国军标中时统终端性能指标的前提下,对系统的设计进行硬件结构的简化和控制器的改进。实现时统终端基于FPGA中NiosⅡ嵌入式处理器软核的集成化设计,完成IRIG-B(DC和AC)码解调。

基于NiosⅡ处理器的以太网接口设计

以NiosⅡ嵌入式软处理器为核心,利用以太网控制器LAN91C111设计了基于NiosⅡ嵌入式软处理器的以太网通信接口。提供了以太网接口具体的硬件设计方案,分析了1wIP协议(精简的TCP/IP协议),并根据1wIP协议进一步编写了以太网接口的驱动程序。与传统的嵌入式设计方案相比,该方案具有很强的扩展性和灵活性,降低了软件的开发成本以及硬件实现风险。

基于NiosⅡ处理器的通用AD IP核的设计与实现

提出了一种采用基于NiosⅡ处理器的通用AD IP核来实现嵌入式数据采集系统的新方案。它能将市面上任意一款AD芯片制作成IP核并集成到NiosⅡ系统中使用,且整个IP核的控制与运算逻辑由一片FPGA芯片来完成。

基于NiosⅡ软核处理器的运动目标跟踪系统设计

本文介绍一种用SOPC(可编程片上系统)技术设计的目标实时检测与跟踪系统。该系统在单片现场可编程门阵列(FPGA)中定制NiosⅡ软核处理器,用单片FPGA代替传统的DSP+FPGA架构,利用硬件实现背景获取及更新等,软硬件协同完成对目标的实时跟踪。实验结果表明,系统不但体积小、功耗低、实时性强,而且在复杂的地物背景下,能够稳定、精确地跟踪目标。

Nios Ⅱ处理器在SDR平台控制系统中的应用

本文利用嵌入式设计思想,在Altera CycloneⅡ系列FPGA内建立了一个基于NiosⅡ内核的SOPC系统,实现了对中频采样软件无线电平台中数字上变频器(DUC),数字下变频器(DDC)的灵活参数设置和控制。实测结果表明:利用NiosⅡ处理器可以在占用较少的FPGA资源下,简化系统的外围电路,实现对目标器件的灵活控制。

基于NIOS处理器的面阵CCD采集系统设计

设计了一种基于Altera的SOPC Builder的软核处理器NIOSII实现面阵CCD采集的系统;该系统采用集成了时序发生器(LR38617)、垂直驱动放大(LR36685)、模拟前端(IR3Y48A1)等功能的集成芯片模块LR38642驱动RJ21P3AH0PT面阵CCD,经LR38642内部的高速A／D转换后的各像素数字信号在NIOSII处理器的控制下,通过自定义采集IP核以及Avalon总线传输到片外SDRAM存储区;经实验论证,该系统结构紧凑,可控性强,可用于高性能数码相机和实时图像采集与处理等场合。

基于NiosII处理器的非金属超声检测分析仪

介绍了非金属超声检测仪的软硬件设计方法。该仪器以EP2C20系列FPGA芯片为核心,通过在FPGA中加载NiosII软核处理器和其他外围接口电路,配合高精度数据采集系统、TFT液晶显示模块等设计而成。该仪器集超声波发射、同步接收、声参量自动检测、数据分析处理、结果实时显示、数据存储与输出等功能于一身,为数据的进一步分析处理和实现超声检测的图像化、智能化、自动化奠定了良好的基础。