基于Nios Ⅱ的多路高速数据采集存储系统的实现

为了解决多路高速数据的采集与存储问题,提出基于FPGA(Field Programmable Gate Array)和NiosⅡ软核技术的设计实现方法。将采集的数据和FPGA的配置数据共享配置存储器空间,可以节省额外的存储器件,降低系统成本。实验中以EP2C35F672C8为控制核心、AD7980为模数转换器、EPCS64为存储介质,实现了15路模拟信号的完全并行采集。该系统可实现对多路ADC(Analog-to-Digital Converter)的并行控制,从而实现多路信号的并行高速采集。由于采用了软核技术,使系统具有很高的灵活性和可扩展性。实验结果表明,此设计为要求成本低、系统升级频繁的工程提供了新的思路。