一种基于FPGA的OQPSK调制电路的实现

信号的调制识别技术在目前数字通信中应用极为广泛,首先介绍了OQPSK调制信号以及成型滤波器的原理,在此原理基础上给出了一种基于FPGA的OQPSK调制电路的实现方法,并用MATLAB仿真工具得到成型滤波器的仿真模型及滤波性能,在Modelsim仿真环境下对该调制实现方法进行仿真验证,得到OQPSK调制信号的波形,最后给出仿真结果,证实此OQPSK调制方法的可行性。

OQPSK调制信号的FPGA实现

信号的调制识别技术在目前数字通信中应用极为广泛,本文首先介绍OQPSK调制信号的原理,然后在此原理基础上利用Verilog硬件描述语言在ISE环境下完成OQPSK调制信号的产生,并在Modelsim仿真环境下进行仿真,得到OQPSK调制信号的波形,最后给出仿真结果,证实利用FPGA产生OQPSK更灵活,可控制性更高。

基于FPGA的HDB4设计与实现

该文通过对HDB3编码后连零数太少、传输效率低的特点,提出一种基于FPGA的HDB4编译码实现方法,并给出用Modelsim的仿真波形,完成硬件电路的设计和测试。HDB4(四阶高密度双极性)码具有无直流分量、连零个数不超过4个、传输效率高、便于提取时钟信号等特点,采用该方法设计的HDB4编码器已应用于相关实验中。

基于FPGA的以太网MAC控制器的设计与实现

介绍了基于FPGA的以太网MAC控制器的设计,主要实现了半双工模式下CSMA/CD协议、全双工模式下Pause帧的收发,以及对物理层芯片中寄存器的读写访问。设计采用Verilog硬件描述语,按照自顶向下的设计流程描述了以太网的主要功能模块,该控制器通过Modelsim进行了仿真并进行了FPGA板级验证,验证其能够满足802.3标准的要求。

多抽样率Gabor变换并行算法的FPGA仿真和设计

Gabor变换在信号处理领域被公认为十分有效的时频分析方法,然而却因为Gabor变换算法具有较高的计算复杂性而限制了其实时应用,最近提出的基于多抽样率滤波实现离散Gabor变换的并行算法可很好地解决实时应用问题。讨论用FPGA来实现多抽样率Gabor变换并行算法的仿真,并运用QuartusII9.0和modelsim等软件以及Verilog硬件描述语言来辅助设计。

用Simulink实现基于FPGA的像素流视频图像边缘检测算法

基于FPGA实现高清、大容量的视频处理的算法具有一定的复杂性,为了更好的用Verilog HDL描述图像处理算法,采用了一种在Simulink中搭建视频图像处理模型,利用Math Works最新推出的Vision HDL Toolbox进行帧到像素流的转化,然后再对图像的实现边缘检测,最后把该算法自动生成Verilog HDL代码的方法,通过利用Simulink和Model Sim进行联合仿真,验证了这种方法的可行性,即可以快速的生成更加准确HDL代码,提高了用HDL描述图像处理算法的速度.

基于FPGA的多路数据采集系统的设计

简述了机车轮对踏面擦伤的相关背景、根本原因以及相关危害,结合FPGA小体积、易操作、智能化以及易控制等优势,设计出了一种基于FPGA的振动加速度检测轮对踏面擦伤的系统,实现了5路数据的多路采集。文中程序部分是用Verilog HDL语言,并利用ISE和Modelsim软件进行了仿真,验证了设计功能的正确性,得到了满意的结果。

基于FPGA的多通道FIFO存储控制器的设计与实现

为了解决多个功能模块同时访问同一存储器单元而出现冲突问题,设计了带FIFO的多通道存储控制器。首先给出其工作原理以及系统架构设计,然后采用有限状态机和Verilog HDL语言设计各模块,并在ModelSim上完成前仿真和后仿真,最后在Xilinx FPGA平台上完成下板功能验证。实践表明该存储控制器在保证访问不冲突的前提下最大化了存储器访问效率,提供了简单易用的用户接口,且可根据具体应用自由定义通道数和各通道轮询时间等参数,从而实现了最高资源利用效率。

基于FPGA的图像采集系统设计与实现

图像采集是数字化图像处理的第一步,开发图像采集平台是视觉系统开发的基础。本课题提出了基于FPGA的图像采集系统整体实现方案。采用Verilog HDL语言编写程序,并用Modelsim等软件进行联合仿真,然后下载到DE2开发板实现图像采集功能。

基于Verilog的I^2C控制器的设计与综合

为满足嵌入式系统中专用芯片功能不能达到系统要求的现状,设计出一种功能可扩展的I2C slave控制器,这种控制器与传统的专用I2C芯片不同。专用的I2C芯片的功能具有固定性,只能实现一种或两种功能,而这种控制器是在FPGA上实现的。由于FPGA本身就具有可编程性,因此这种控制器也可以实现不同的功能,来满足在嵌入式系统中对某种功能的需求,具有可定制性。结果表明,该控制器可以正确的从I2C总线上接收数据,并根据所接收数据来控制与控制器相连的外设,比专用I2C的芯片使用起来更灵活。

实现基于FPGA的SPI Flash控制器设计

本文介绍了现场可编程阵列FPGA(Field Programmable Gate Array)在SPI(serial peripheral interface串行外围设备接口)Flash芯片测试系统中的应用。由于芯片本身功能指令较多,使得对芯片进行直接操作变得非常困难,而利用FPGA来对SPIFlash进行控制,就能非常方便地对其进行读写、擦除、刷新及预充电等操作,从而能快速、准确地测试出芯片的好坏,为SPIFlash制造厂商和用户提供准确的判断依据。该控制器用Verilog HDL实现,并在Modelsim中得出仿真结果。

基于FPGA的高可靠性接口模块设计

介绍了处理器接口模块的设计现状及存在问题,提出了一种新的基于FPGA的处理器接口模块的设计方案.对FPGA的功能进行了分析,介绍了开发流程.按照自顶向下的设计规则,将FPGA设计划分为多个功能模块,介绍了各个模块的功能、基本结构和关键电路等.使用Modelsim进行了VerilogHDL代码级的功能仿真和时序仿真.最后在控制系统平台上进行了系统功能测试,证明了处理器接口模块的稳定性和可行性.

四进制混沌接收机的FPGA实现

为了解决传统通信方式本身不具有隐匿信息能力的问题,本文采用FPGA设计了一个基于Duffing振子阵列的四进制混沌接收机,主要用于接收混沌Duffing振子产生的四进制混沌信号。进行信号调制时主要利用了混沌Duffing振子的时域信号具有隐蔽性和类噪声的特性构建了较为安全的通信信息;解调时,利用了Duffing振子阵列对信号的幅度敏感性,屏蔽了其相位敏感性,使其可以解调具有任意相位的混沌信号。实验结果证明该混沌接收机能正确接收具有任意相位的混沌信号,保密性能好。

基于FPGA的Contbus控制器的设计与实现

硬件描述语言因其所特有的灵活性在硬件系统中起到越来越重要的作用。文中介绍了一种通过Verilog硬件描述语言设计Contbus总线接口控制器的方法,通过在ModelSim SE PLUS 6．0上运行测试程序模块,得到理想的仿真数据波形。最后搭建实际的FPGA硬件环境,证明设计正确,控制器工作正常。

基于FPGA的密码锁的设计

针对传统的密码锁存在安全性低、稳定性差等问题,提出一种基于FPGA的密码锁的设计方法,以现场可编程逻辑器件为载体,并采用Verilog HDL硬件描述语言,实现密码锁的解锁、修改密码、报警提示和数码管显示功能。密码锁系统主要由按键输入模块、按键消抖模块、分频模块、密码检测模块、输出控制模块、译码显示模块组成。利用Quartus Ⅱ 13.0和Modelsim 10.4软件对各模块进行综合和仿真验证,结果证明,该方法具有安全可靠、运行稳定、操作简便等优点。

基于FPGA的UART模块设计与实现

为了方便FPGA和CPU或者其他设备之间的数据传输,实现了一个可编程的通用异步收发器(UART)模块。采用Verilog HDL语言作为硬件功能的描述,硬件采用Alter公司的EP2C5T144C8N芯片,运用模块化设计方法分别设计了UART的发送器、接收器和波特率发生器。用Modelsim进行时序仿真,并用USB-Blaster在QuartusⅡ环境下进行设计、编译,经串口助手进行验证,数据传输快速、准确。

基于FPGA设计的功能验证技术

功能验证是FPGA设计中的一个重要阶段。随着集成电路规模越来越大,FPGA的规模也迅速增大。几百万门级的电路设计已成平常,电路验证也变得越来越难。如何对设计本身进行完整而又有效的验证是非常重要的。前期对设计所进行全面的验证对产品的成功与否有着至关重要的作用。本文主要介绍了FPGA设计的功能仿真验证技术。

数字钟在《EDA技术》课程中的实现

数字钟是电子类课程中常用的教学实例,有多种设计实现方式,可以使用multisim仿真实现,利用芯片实现,也可以在单片机上实现。介绍在《EDA技术》课程中数字钟的实现方案。该方案使用Verilog硬件描述语言完成底层模块及顶层模块的源程序设计,在Quartus II开发平台上编译,使用Modelsim完成仿真,最后下载到FPGA开发板上进行测试验证,从而完成数字钟的实现。

一种SOC片上总线的设计与仿真

SOC内部总线用于连接其内部的各个部件,实现主控部件与从属部件等的数据传输,是SOC设计必不可少的关键部件。本文分析了SOC总线特性、结构,对系统进行了模块划分。在设计了仲裁协议的基础上,基于quartus平台,verilogHDL语言实现了各模块的设计。Modelsim仿真和FPGA下载验证表明,设计是有效的。

同位控制猝发总线设计与实现

提出了一种同位控制猝发总线(LCBBus,Local Control Burst Bus),通过对目前已有的处理器与存储器之间总线信号的研究,设法使读写控制信号与数据信号同地点发出,同方向传输,同地点接收,大幅度缩短数据信号与控制信号的传输路径差以及时间差,提高猝发传送主频。在FPGA上用Verilog语言编写完成了该总线的逻辑设计,并且通过Modelsim SE对其进行了总线读写操作的仿真,证明了可行性。