保护层对背沟道刻蚀型金属氧化物IGZO TFT性能的研究

研究了保护层对背沟道刻蚀型IGZO TFT性能及其稳定性的影响。结果显示,在正电压应力下TFT的阈值电压正向漂移。通过数据分析得知,保护层对水汽的阻挡能力直接影响到IGZO TFT的性能和稳定性。通过优化TFT的保护层,可以有效阻挡水汽渗透到背沟道表面形成缺陷态,提升IGZO TFT器件的稳定性。

渐变沟道全耗尽SOI MOSFET漏致势垒降低效应研究

目的 集SOI MOSFET(绝缘衬底上的硅金属氧化物半导体场效应晶体管)器件结构与渐变沟道的优点于一体,提出渐变沟道全耗尽SOI MOSFET器件结构,以提高MOSFET器件的微观物理性能。方法 分别列出沟道不同掺杂浓度的2个区域的泊松方程并求解,建立阈值电压模型。依据计算结果,详细分析沟道高掺杂区的掺杂浓度和掺杂长度、栅氧化层的介电常数、硅膜厚度等物理参数对漏致势垒降低(DIBL)效应的影响。结果 DIBL随沟道高掺杂区的掺杂浓度的增大而变小,随掺杂长度的减小而变小,随栅氧化层的介电常数的增大而变小,随硅层厚度减薄而变小。结论 渐变掺杂沟道结构能够有效抑制器件的DIBL。该研究结果不仅对器件的理论研究有一定的意义,而且对器件的设计提供了一定的参考价值。

N_(2)O处理对背沟刻蚀金属氧化物薄膜晶体管性能的影响

通过采用稀土元素镨掺杂铟锡锌氧化物半导体作为薄膜晶体管沟道层,成功实现了基于铝酸的湿法背沟道刻蚀薄膜晶体管的制备.研究了N_(2)O等离子体处理对薄膜晶体管背沟道界面的影响,对其处理功率和时间对器件性能的影响做了具体研究.结果表明,在一定的功率和时间处理下能获得良好的器件性能,所制备的器件具有良好的正向偏压热稳定性和光照条件下负向偏压热稳定性.高分辨透射电镜结果显示,该非晶结构的金属氧化物半导体材料可以有效抵抗铝酸的刻蚀,未发现明显的成分偏析现象.进一步的X射线光电能谱测试表明,N_(2)O等离子体处理能在界面处形成一个富氧、低载流子浓度的界面层.其一方面可以有效抵抗器件在沉积氧化硅钝化层时等离子体对背沟道的损伤;另一方面作为氢的钝化体,抑制了低能级施主态氢的产生,为低成本、高效的薄膜晶体管性能优化方式提供了重要参考.

安森美半导体推出新型高密度沟槽MOSFET

安森美半导体（ON Semieonductor，）推出24款新的30伏（V）、N沟道沟槽（Trench）金属氧化物半导体场效应晶体管（MOSFET）。这些MOS—FET采用DPAK、SO-8FL、？8FL及SOIC-8封装，为计算机和游戏机应用中的同步降压转换器提供更高的开关性能。

沟道尺寸对深亚微米GGNMOS保护器件特性的影响

基于测试结果,研究了不同沟道宽度、沟道长度对深亚微米单叉指栅接地N型金属氧化物半导体静电放电保护器件性能的影响机制,并得出保护器件沟道尺寸的优化准则.基于SMIC 0.18μm CMOS工艺进行流片及传输线脉冲测试,得到了不同版图参数条件下保护器件的I-V特性.基于失效电流水平变化趋势以及器件仿真结果,分析了相关物理机制.研究结果表明,沟道宽度的选取必须结合器件的导通均匀性情况,同时沟道长度值则通过改变器件沟道下方的热分布影响保护器件的鲁棒性.利用实验方法分析了沟道尺寸对单叉指栅接地N型金属氧化物半导体保护器件性能影响的物理机制,对深亚微米保护器件的版图设计提供了优化指导.

安森美半导体推出新的高密度沟槽MOSFET

安森美半导体（ON Semiconductor）推出24款新的30伏（V）、N沟道沟槽（Trench）金属氧化物半导体场效应晶体管（MOSFET）。这些MOSFET采用DPAK、SO-8FL、8FL及SOIC-8封装．为计算机和游戏机应用中的同步降压转换器提供更高的开关性能。

SiGe沟道pMOSFET阈值电压模型

通过求解泊松方程,综合考虑短沟道效应和漏致势垒降低效应,建立了小尺寸S iG e沟道pM O SFET阈值电压模型,模拟结果和实验数据吻合良好。模拟分析表明,当S iG e沟道长度小于200 nm时,阈值电压受沟道长度、G e组份、衬底掺杂浓度、盖帽层厚度、栅氧化层厚度的影响较大。而对于500 nm以上的沟道长度,可忽略短沟道效应和漏致势垒降低效应对阈值电压的影响。

高迁移率Ge沟道器件研究进展

高迁移率Ge沟道器件由于其较高而且更对称的载流子迁移率,成为未来互补型金属-氧化物-半导体(CMOS)器件极有潜力的候选材料.然而,对于Ge基MOS器件,其栅、源漏方面面临的挑战严重影响了Ge基MOS器件性能的提升,尤其是Ge NMOS器件.本文重点分析了Ge基器件在栅、源漏方面面临的问题,综述了国内外研究者们提出的不同解决方案,在此基础上提出了新的技术方案.研究结果为Ge基MOS器件性能的进一步提升奠定了基础.

双栅MOSFET沟道侧壁绝缘柱(DP)表面势解析模型

采用抛物线近似方法求解二维泊松方程,建立了漏端沟道侧壁绝缘柱表面电势解析模型。在该解析模型下,求解了不同漏压下的表面势,并与Atlas仿真结果做对比。比较了在相同条件下,DPDG MOSFET与DG MOSFET的沟道侧壁电势与电场分布。在不同沟道长度下,分析了DPDG MOSFET器件的阈值电压(Vth),亚阈值斜率(SS)以及漏感应势垒降低效应(DIBL),并与DG MOSFET作对比。结果表明,添加绝缘柱DP后,不仅减小了源漏端电荷分享,而且增强了栅对电荷控制,从而改善了器件的DIBL效应,并有效提高了器件的可靠性。

反向衬底偏压下纳米N沟道金属氧化物半导体场效应晶体管中栅调制界面产生电流特性研究

研究了反向衬底偏压VB下纳米N沟道金属氧化物半导体场效应晶体管中栅调制界面产生(GMG)电流IGMG特性,发现IGMG曲线的上升沿与下降沿随着|VB|的增大向右漂移.基于实验和理论模型分析,得出了VB与这种漂移之间的物理作用机制,漂移现象的产生归因于衬底偏压VB调节了表面电势φs在栅电压VG中的占有比重:|VB|增大时相同VG下φs会变小,φs的变化继而引发上升沿产生率因子gr减小以及下降沿产生率因子gf增大.进一步发现IGMG上升沿与下降沿的最大跨导GMR,GMF在对数坐标系下与VB成线性关系,并且随着|VB|增加而增大.由于漏电压VD在IGMG上升沿与下降沿中的作用不同,三种VD下GMR-VB曲线重合而GMF-VB曲线则产生差异.增大VD会增强gf随VG的变化,因此使得给定VB下的GMF变大.同时这却导致了更大VD下GMF-VB曲线变化的趋势减缓,随着VD从0.2 V变为0.6 V,曲线的斜率s从0.09减小到0.03.

pMOS器件NBTI界面电荷引起耦合的数值模拟分析

从二维模拟pMOS器件得到沟道空穴浓度和栅氧化层电场,用于计算负栅压偏置温度不稳定性NBTI(Negative bias temperature instability)效应的界面电荷的产生,是分析研究NBTI可靠性问题的一种有效方法。首先对器件栅氧化层/硅界面的耦合作用进行模拟,通过大量的计算和已有的实验比对分析得出:当NBTI效应界面电荷产生时,栅氧化层电场是增加了,但并没有使界面电荷继续增多,是沟道空穴浓度的降低决定了界面电荷有所减少(界面耦合作用);当界面电荷的产生超过1012/cm2时,界面的这种耦合作用非常明显,可以被实验测出;界面耦合作用使NBTI退化减小,是一种新的退化饱和机制,类似于"硬饱和",但是不会出现强烈的时间幂指数变化。

沟道长度对国产28nm pMOSFET NBTI的影响研究

负偏置温度不稳定性(NBTI:Negative Bias Temperature Instability)是半导体先进工艺MOSFET器件最普遍、最严重的老化效应之一,严重地影响着集成电路的可靠性。研究了沟道长度对国产28 nm pMOSFET器件MBTI的影响,结果表明:针对单一沟道器件,沟道长度越短,NBTI效应越严重。但是,针对多个器件单元串联组成的长沟道器件,NBTI效应只与每个器件单元的沟道长度有关,与器件单元数量无关。

应变(001)p型金属氧化物半导体反型层空穴量子化与电导率有效质量

基于k·p微扰理论框架,研究建立了单轴张/压应变Si,Si基双轴应变p型金属氧化物半导体(PMOS)反型层空穴量子化有效质量与空穴面内电导率有效质量模型.结果表明:对于单轴应力PMOS,选择单轴压应力可有效增强器件的性能;同等增强PMOS空穴迁移率,需要施加的单轴力强度小于双轴力的强度;在选择双轴应力增强器件性能时,应优先选择应变Si1-x Ge x作为沟道材料.所获得的量化理论结论可为Si基及其他应变器件的物理理解及设计提供重要理论参考.

安森美半导体推出能降低损耗的低压功率MOSFET新系列,以达到业界更高能效的需求

推动高能效创新的安森美半导体（ONSemiconductor）推出新系列的6款N沟道金属氧化物半导体场效应晶体管（MOSFET），它们经过设计及优化，提供领先业界能效，优于市场现有器件。

短沟道MOS阈值电压物理模型

通过求解二维泊松方程推导了一个简洁的短沟道 MOS的阈值电压模型 ,得到的 DIBL因子可用于分析参数对短沟道效应的影响。模拟的结果能很好地与数值模拟器

SiGe沟道SOI CMOS的设计及模拟

在 SOI(Silicon on Insulator)结构硅膜上面生长一层 Si Ge合金 ,采用类似 SOICMOS工艺制作成具有Si Ge沟道的 SOICMOS集成电路。该电路不仅具有 SOICMOS电路的优点 ,而且因为 Si Ge中的载流子迁移率明显高于 Si中载流子的迁移率 ,所以提高了电路的速度和驱动能力。另外由于两种极性的 SOI MOSFET都采用 Si Ge沟道 ,就避免了只有 SOIPMOSFET采用 Si Ge沟道带来的选择性生长 Si Ge层的麻烦。采用二维工艺模拟得到了器件的结构 ,并以此结构参数进行了器件模拟。模拟结果表明 ,N沟和 P沟两种 MOSFET的驱动电流都有所增加 。

耗尽型6H-SiC埋沟PMOSFET电流解析模型

在考虑到杂质的不完全离化作用时，建立了SiC埋沟PMOSFET在发生表面多子耗尽时的电流解析模型。实验结果和模拟结果的一致性说明了此模型的准确性。在300～600K温度范围表面弱电场的条件下．由于杂质不完全离化作用得到充分体现．因此器件的工作状态有不同于常规模型下的特性；当温度升高时离化率的增大使得杂质的不完全离化作用得不到体现，所以文中模型的结果向常规模型的结果靠近．且都与实验结果接近。同时为了充分利用埋沟器件体内沟道的优势．对埋沟掺杂的浓度和深度也进行了合理的设计。

高压VDMOS器件的SP ICE模型研究

基于高压VDMOS器件的物理机理和特殊结构,对非均匀掺杂沟道、漂移区非线性电阻及非线性寄生电容效应进行分析,用多维非线性方程组描述了器件特性与各参数之间的关系,建立了精确的高压六角型元胞VDMOS器件三维物理模型,并用数值方法求解.基于该物理模型提出的等效电路,在SPICE中准确地模拟了高压VDMOS的特性,包括准饱和特性和瞬态特性.在全电压范围内(0～100 V),直流特性与测试结果、瞬态特性(频率≤5 MHz)与MEDICI模拟结果相差均在5%以内,能够满足HVIC CAD设计的需要.

不同沟道长度MOSFET的热载流子效应

对同一工艺制作的几种不同沟道长度的 MOSFET进行了沟道热载流子注入实验。研究了短沟 MOS器件的热载流子效应与沟道长度之间的关系。实验结果表明 ,沟道热载流子注入使 MOSFET的器件特性发生退变 ,退变的程度与器件的沟道长度之间有非常密切的关系。沟道长度越短器件的热载流子效应越明显 ,沟道长度较长的器件的热载流子效应很小。

应变硅NMOS晶体管沟道应变的模拟研究

建立了一种基于硅/锗硅异质结构的应变硅NMOS晶体管的有限元模型,通过模拟研究了沟道区的应变分布及其与器件参数的关系。结果表明,提高锗硅虚拟衬底中锗的摩尔组分、减小应变硅层厚度,可以增加沟道应变。此外,应变量还随器件结构长度的增加而增加。研究结果可为应变硅器件的设计、工艺优化提供参考依据。