支持两路以太网通信的P2020处理器网卡驱动的设计与实现

目前以太网已成为嵌入式系统的重要通信方式,其既可作为嵌入式系统开发过程中宿主机和目标机之间的调试通道,也可作为嵌入式系统中两个设备模块之间的传输通道。以某P2020处理器平台为例,该硬件平台提供了两路连接方式各不相同的以太网,其中一路以太网作为调试通道,P2020处理器和PHY之间采用了SGMII接口,PHY通过电口与宿主机相连。另一路以太网作为传输通道,P2020处理器和PHY之间采用了RGMII接口,PHY通过光口与其他设备模块相连。为了在此硬件平台上实现调试和传输功能,文章基于某国产嵌入式操作系统的网络协议栈组件设计了配套的网卡驱动程序,并完成了网卡驱动程序测试。测试结果表明本文设计的网卡驱动程序工作正常,运行稳定,可同时支持两路以太网通信,且两路以太网可分别作为调试通道和传输通道进行使用。

基于P2020处理器局部总线锁存处理分析

局部总线接口是P2020处理器应用场景较多的接口之一,为了节省芯片管脚数量,P2020芯片对局部总线进行了地址数据管脚复用,因此,硬件需要设计锁存器来区分地址和数据信号。当使用FPGA实现锁存器功能时,如果不考虑FPGA布线带来的时序误差,容易出现锁存地址出错的情况,文章通过分析P2020处理器局部总线锁存功能,结合逻辑时序分析,设计了一种同步锁存处理的逻辑方案,对地址信号锁存时进行时钟同步设计,最终使逻辑实现锁存器达到稳定锁存地址的效果。

P2020处理器GPCM接口时序研究

P2020处理器在设计时,处理器运行所需要的引导程序、操作系统和应用程序等通常贮存在外部FLASH中,且FLASH与处理器的GPCM接口交联。大量的工程实践证明,使用P2020默认的GPCM接口参数时序进行参数配置,在固化或者加载FLASH程序时会出现时序不稳定,并导致操作的失败。从P2020处理器GPCM接口地址锁存和GPCM接口时序控制两个方面出发,分析使用GPCM默认参数访问FLASH失败的原因,并提出了一种更为合理的地址锁存方法。

基于P2020的SPI FLASH模式的研究与实现

PowerPC P2020是Freescale公司一款性能优良的处理器,在电信、军事、网络等领域都有着广泛的应用。SPIFLASH作为一种重要的启动方式,是用户在进行硬件设计时经常采用的方法之一。它不仅可以丰富用户对于启动方式的选择,同时也可以作为备份启动模式,提高系统的稳定性。鉴于SPI FLASH启动方式的重要性,文中以P2020为硬件平台,对SPI FLASH启动方式的实现进行了研究。首先,描述了P2020处理器上电之后SPI FLASH两个阶段的启动过程;其次,介绍了SPI FLASH启动镜像的制作过程;再次,针对实际操作SPI FLASH中遇到的一些问题,文中进行了有效地解决;最后,在完成uboot及linux的移植后,最终成功实现了SPI FLASH启动方式。系统上电之后,可成功启动uboot并加载linux,且可以稳定运行。