薄膜全耗尽SOI CMOS工艺技术研究

对1.2μ薄膜全耗尽SOI CMOS(TFD SOI CMOS)器件和电路进行了研究,硅膜厚度为 80nm。器件采用LDD结构,以提高击穿电压、抑制断沟道效应和热载流子效应;对沟道掺杂能量和剂量进行了摸索,确保一定的开启电压和器件的全耗尽;为了减小"鸟嘴",进行了PBL(Poly-Buffered LOCOS)隔离技术研究;溅Ti硅化物技术,使方阻过大问题得以解决。经过工艺流片,获得了性能良好的器件和电路。