大型带罩天线阵列的精确高效电磁仿真算法

针对大型带罩天线阵列系统的辐射特性仿真问题,基于等效原理和波导模式匹配法,建立了多层快速多极子算法的波端口模型,实现了对天线激励源和匹配负载的精确电磁建模,同时提出了一种适用于计算金属介质天线模型的多层快速多极子算法并行策略,通过建立多棵八叉树结构降低了计算过程中各进程间的通信量,实现了对大型带罩天线阵列系统的精确、高效一体化仿真计算。通过与高阶矩量法及有限元-边界积分方程法计算得到的天线方向图、S参数进行对比,验证了该方法的精确性及高效性。

面向国产加速卡的OpenFOAM线程并行加速研究

【背景】随着流体力学模拟的精细化,CFD流体模拟软件OpenFOAM对算力的需求持续增加,新型东方超级计算系统是国产自研的新型异构超算。【目的】以新型东方超级计算系统为平台移植OpenFOAM,实现OpenFOAM的国产超算适配与加速。【方法】首先,通过分析“东方”超级计算系统和OpenFOAM的功能架构,本文制定了适用于国产加速卡的求解器,通过使用本文移植后的CUSP来调用国产加速卡底层代码从而实现稀疏存储格式矩阵向量乘以及diagonal矩阵预处理。其次,在此基础上,实现了单节点多国产加速卡的并行SpMV。【结果】本文使用了OpenFOAM自带的pitzDaily算例进行算法验证,并通过多种加速性能的对比方法对测试性能进行分析,取得了19.7倍的加速效果。【局限】本研究只实现了单节点的OpenFOAM并行优化。【结论】本研究结果对于发挥OpenFOAM在流体力学方面的优势和扩大超算软件适应面具有重要意义。

基于四配流轴向柱塞马达的制动能回收方法

针对大惯性回转机构在制动时,动能都以热能的方式损失的问题,提出一种四配流轴向柱塞马达和蓄能器结合的制动能回收方法。不同体积、初始压力的蓄能器对惯性负载的回转制动能的回收和再利用的效果不同,为寻求较合理的蓄能器参数以达到较高的能量回收效果,手动调整仿真参数较为繁琐,提出采用基于多核CPU的快速并行优化方法用于蓄能器参数优化。首先,大惯性负载的驱动机构采用四配流轴向柱塞马达,其能量系统回收模型在Simulation X搭建,进而导出成具有CVODE求解加速的可执行程序,脱离仿真软件平台,在Windows操作系统独立运行;然后,利用导出的可执行程序与VC++进行二次开发,以微粒群算法解决特定工况下蓄能器选型的问题,充分利用多核CPU实现并行优化以提高仿真速度。仿真结果表明,在特定负载下得到优化后的蓄能器的参数,蓄能器回收并释放的能量占惯性动能的24.5%,回收油液全部得到释放。采用基于多核CPU的并行优化方法,仿真效率提高了10倍以上,该方法对系列化液压产品的快速开发具有一定的借鉴价值。

PORT：并行优化重构工具集

ＰＯＲＴ是以ＦＯＲＴＲＡＮ７７源程序为对象的并行优化重构工具集．它以自动并行重构程序为主体，辅以一组优化、静态分析、动态分析和程序执行过程可视化工具．通过良好的用户界面和统一的内部数据结构将它们集成为一个整体．本文介绍ＰＯＲＴ系统的特点、结构和若干关键技术．

基于端口电压积分与变下垂系数的逆变器并联下垂控制策略

孤岛微电网中逆变器采用传统下垂方法并联时,由于逆变器输出阻抗和线路阻抗差异,可能存在无功功率不均分和输出电压偏移过大的问题。该文分析了并联系统功率分配机理和输出电压外特性,提出了一种基于端口输出电压积分与变下垂系数结合的下垂控制方法。通过电压电流双环控制器参数设计,实现有功功率和无功功率的解耦,使逆变器适用P-ω/Q-V下垂控制策略;通过无功功率均值与实时无功功率误差调整下垂系数实现无功功率的均分,通过端口输出电压积分抑制输出电压偏移过大。仿真和实验结果表明,该文所提控制方法提高了无功功率均分精度,同时将逆变器输出电压相对于额定电压的偏移维持在±5%范围内。

基于模糊逻辑控制器的通信端口流量控制仿真

5G移动通信输出端口的有效任务量取决于端口输入流量的速率和流量分配缓冲区大小,通信多端口并行流量过大会导致网络压力过大,流量偏小不利于数据的高效传输。因此,需要对多端口的并行流量实现合理控制。提出一种5G移动通信多端口并行流量控制方法。对5G移动通信多端口性能建模,根据性能优势对多端口各条链路流量完成并行分配。利用建立的模糊逻辑控制器获取每条链路的网络拥堵反馈情况,并通过模糊逻辑控制器判断是否需要丢弃或标记输入的违约流量信元,以此保证每条链路网络流量的畅通性,实现并行流量的控制。实验结果表明,研究方法下并行流量达到2500Mbs时,CPU占用率低于50%。当链路数不断增加时,研究方法的总端口平均带宽可保持在500M,以下,端口带宽最大利用率可达95%以上,平均时延低于20ms。

用于激励超声导波的任意波形发生器

通过PC机编程生成试验所需的高频调幅信号,分别经RS232串口及IEEE488并口发送给任意函数发生器HP33120A,经函数发生器接收、处理后,输出所需超声波激励信号;着重研究了PC机与任意函数发生器之间基于RS232与IEEE488接口的数据通信以及信号频率与周期的可调整性;成功地实现了汉宁窗、高斯窗调制的任意频率单音频信号的产生,达到了任意波形发生器的功能.

基于FPGA的高速多路数据采集系统的设计

介绍了基于FPGA的高速多路数据采集系统的设计和实现过程。将该系统应用于电力机车可控硅整流装置实时监测系统中,该系统作为电力机车可控硅整流装置实时监测系统的数据采集前端,在实际运行过程中能够对可控硅的技术状态进行确认,检测效果良好。

基于FPGA的高速多通道数据采集系统的设计

为了解决电力机车可控硅存在的动态击穿问题,提出设计可控硅整流装置实时监测系统,实时发现可控硅的技术状态的解决方案,并且针对监测系统的数据采集部分提出以FPGA作为多通道数据采集控制核心的设计方案,进行了具体设计,该系统有数据采集模块、数据存储器读写模块和数据通讯模块三大功能模块组成,与传统的以单片机为控制核心的多通道数据采集系统相比,该系统具有性能稳定可靠、实时性强、体积小、功耗低等优点。

使用PC机并行口与下位单片机并行通信的方法

介绍了PC机并口与下位机通信的一种硬件连接方法，以及在PC机上VB6．0环境中利用DLL解决对并口寄存器直接访问的方法。

并行实时时钟芯片DS12887及其应用

介绍了并行实时时钟芯片ＤＳ１２８８７的内部结构及使用方法，并给出了ＤＳ１２８８７应用于智能电量测量仪设计中的实例。

基于FPGA的四口RAM设计与实现

为了满足并行系统能够高效进行大量数据传输和交换的实时性要求,设计并实现了基于FPGA的四口RAM。四口RAM由1个双口RAM模块、4个缓存模块和2个控制模块构成。双口RAM作为四口RAM的存储实体。缓存模块是外部多处理器与双口RAM之间接口数据缓冲,由3个FIFO构成,分别缓存外部多处理器的读写命令、地址和数据。控制模块由有限状态机实现,通过分时读取4个缓存模块,完成对双口RAM的读写操作,实现四口RAM功能。软件测试和具体项目的应用表明,系统功能正常,此方法具有可行性和有效性。

一种通信控制器设计

目前在小型测控领域,对测试设备的多样性和专用性需求在不断提升,这就给中小型低成本的测控系统开发带来挑战。通过对多套测控系统的开发经验总结,提出一种通信控制器,它可为嵌入式电路板提供控制基座,降低了测控系统开发的成本。给出了通信控制器的原理框图,介绍了核心控制器和并行接口控制电路的设计原理并给出了相关的原理图,经实践验证,该通信控制器在航空航天测控领域都有很好的应用。

多通道同步高速数据采集系统研制

介绍了一个最高采样率为100MHz,采样精度为8bit,基于PCI总线和计算机并口的8通道同步高速数据采集系统的设计,整套系统具有同步误差小、触发方式多样、操作灵活等特点。

数据采集系统中增强型并行(EPP)接口电路的设计

EPP（Enhanced Parallel Port）是IEEE1284协议定义的增强型并口，它的突出特点是能双向传送数据，且有接近于PC机ISA总线的数据传输率。本文介绍了有关EPP的基本特性、信号定义、操作模式及其程序设计方法，给出了利用EPP进行便携式高速数据采集原理及相应程序。

VC++实现计算机并口的直接输入/输出

在计算机的各种外部接口中 ,并口的速度最快 ,通常 CCD、视频采集、扫描仪等都使用了并口 ,并口边信的最大缺点是抗干扰差、传送距离短。计算机的并口有 SPP、PS/2、EPP和 ECP等工作模式 ,每种工作模式的工作寄存器各不相同。在 VC+ +中 ,提供了 — inp( )和—outp( )

基于ARM S3C44B0X的LED显示屏设计

为了简化LED显示屏的驱动电路,节约单片机的端口资源,对常见的LED显示屏驱动电路进行了改进,全部采用通用的串入并出移位寄存器作为选通驱动,系统全部采用串行数据控制,形成了一种只需4根信号线的LED显示屏驱动电路解决方案,仅需占用单片机的4个I/O端口发送串行数据就可以实现正常的显示功能,文中给出相应的程序代码。

基于EPP接口的CMOS图像采集系统设计

本文介绍了一种以OV7620 CMOS图像传感芯片为核心、通过计算机增强型并口(EPP)控制的图像采集系统,该系统可由计算机控制进行单幅或连续图像采集,每秒采集图像4帧,用在一般安全监控场合,可以满足现场实时监控要求。

基于CPU+GPU联合计算真地表叠前时间偏移实用化研究

为了提高起伏地表条件下的基尔霍夫叠前时间偏移算法的计算效率,针对CPU+GPU异构计算平台开展了算法移植与优化研究。首先分析了起伏地表条件下提高偏移成像精度的反假频、弯曲射线旅行时计算以及真地表旅行时校正的处理方法,然后在对算法的并行计算特征进行分析的基础上,针对CPU+GPU异构平台的算法移植进行了多级并行联合计算架构的设计,通过炮检距域的多进程数据域并行、地震数据I/O与偏移计算的异步并行、基于CUDA的超大规模线程成像域并行以及联合CPU计算的多线程成像域并行技术对算法进行了移植及优化。利用大规模测试数据集进行了计算效率测试,测试结果验证了多级并行联合计算架构以及分别针对CPU和GPU平台的算法优化技术能够极大地提高偏移处理效率。

一种新颖的多模式FPGA配置方案

在FPGA调试或者应用过程中,通常利用JTAG接口将目标文件从PC下载到FPGA的SRAM中以实现配置,使得FP-GA的调试和应用无法脱离存储在PC中的目标文件和Quartus软件,从而降低了FPGA调试和使用的灵活性。本文主要讨论和构造了一种新颖的FPGA配置方案,使用CPLD作为配置方案中的关键控制单元,极大方便和灵活地实现对于FPGA的配置,这将使基于FPGA的设计和调试更加简便和可靠。