高速PCB设计经验与体会

高速PCB设计已成为数字系统设计中的主流技术,PCB的设计质量直接关系到系统性能的好坏乃至系统功能的实现。针对高速PCB的设计要求,结合笔者设计经验,按照PCB设计流程,对PCB设计中需要重点关注的设计原则进行了归类。详细阐述了PCB的叠层设计、元器件布局、接地、PCB布线等高速PCB设计中需要遵循的设计原则和设计方法以及需要注意的问题等。按照笔者所述方法设计的高速复杂数模混合电路,其地噪很低,电磁兼容性很好。

高速PCB板设计研究

在高速PCB板设计中,既需要兼顾信号完整性,保证信号质量,又需要针对EMI干扰,按照减小电磁干扰的要求进行设计,甚至还需要考虑静电放电的保护等要求。文中针对以上高速PCB设计要求,按照PCB的设计流程,研究了PCB的叠成选择,元器件的分组和布局,PCB的布线理论等方面的高速PCB板的设计技术。

叠层结构对高速板材PCB可靠性影响研究

采用不同类型半固化片设计出多种叠层结构,考察其对高速PCB耐热可靠性的影响,发现扁平玻布(1067、2313等)耐热可靠性较差,无法满足客户无铅焊接要求。同时从理论上分析发现,在耐热可靠性测试过程中,扁平玻布半固化片内应力大和浸胶不完全是引起半固化片分层的主要原因。在生产设计过程中,有耐热可靠性要求的板应禁止或减少扁平玻布半固化片的使用。

高精度阻抗仿真计算与设计过程自动化的实现

随着高频、高速信号对阻抗公差控制要求日益严苛，制前阻抗设计准确度不足成为业界面临的重大技术挑战之一，同时由于阻抗设计过程大多依赖工程经验数据与手工计算使得业界长期遭受阻抗设计准确度差导致良率低、效率低、很难实现自动化等困境。本文将介绍一种适合FR-4玻璃纤维与树脂混合介质层特性的高精度多介质层阻抗模型仿真计算技术，压合后介电常数（Dk/Er）仿真计算技术，以及实现阻抗设计自动化的径途与方法。

深入探究内层差分阻抗实测值比设计值偏高之秘

在PCB制造业界进行阻抗控制设计时普遍遇到内层差分阻抗实测值比设计偏高的问题。本文试图通过实验并结合静电场分布理论深入分析PCB玻纤树脂混合介电层对内层差分阻抗模型的影响,并验证业界常用的Polar SI9000阻抗计算软件与实际测量值差异原因。