-
题名高速PCB板设计研究
被引量:8
- 1
-
-
作者
周芸
柯敏毅
-
机构
湖北工业大学
-
出处
《通信电源技术》
2008年第2期23-26,共4页
-
文摘
在高速PCB板设计中,既需要兼顾信号完整性,保证信号质量,又需要针对EMI干扰,按照减小电磁干扰的要求进行设计,甚至还需要考虑静电放电的保护等要求。文中针对以上高速PCB设计要求,按照PCB的设计流程,研究了PCB的叠成选择,元器件的分组和布局,PCB的布线理论等方面的高速PCB板的设计技术。
-
关键词
pcb叠层
元器件布局
pcb布线
-
Keywords
pcb stackup
components" placement
pcb layout
-
分类号
TN41
[电子电信—微电子学与固体电子学]
-
-
题名高速PCB设计研究
被引量:3
- 2
-
-
作者
柯敏毅
周芸
-
机构
湖北工业大学
-
出处
《电子工艺技术》
2007年第6期330-333,337,共5页
-
基金
湖北省教育厅基金项目(项目编号:2003A009)
-
文摘
在高速PCB设计中,即需要兼顾信号完整性,保证信号质量,又需要针对EM I干扰,按照减小电磁干扰的要求进行设计,甚至还需要考虑静电放电的保护等要求。本文针对以上高速PCB设计要求,按照PCB的设计流程,研究了PCB的叠成选择,元器件的分组和布局,PCB的布线理论等方面的高速PCB的设计技术。
-
关键词
pcb叠层
元器件
元件布局
-
Keywords
PEB Stack
Component
pcb layout
-
分类号
TN41
[电子电信—微电子学与固体电子学]
-
-
题名高端路由器8口万兆子卡的硬件设计
被引量:1
- 3
-
-
作者
齐剑
胡春晖
-
机构
光纤通信技术和网络国家重点实验室
武汉烽火网络有限责任公司
-
出处
《电子设计工程》
2015年第7期178-181,共4页
-
文摘
首先详细介绍了高端路由器的八口万兆子卡的功能和硬件架构。然后结合子卡的PCB设计和信号完整性,探讨了PCB叠层设计,利用Polar SI9000软件计算传输线阻抗和线宽以及布线时超高速差分线应注意的规则,最终设计方案通过了测试,投入了市场,验证设计方案的实用性。
-
关键词
八口万兆子卡
pcb叠层设计
阻抗
差分线
信号完整性
-
Keywords
eight-port 10GbE daughter board
design of pcb stack
impedance
difference line
signal integrity
-
分类号
TN919.5
[电子电信—通信与信息系统]
-
-
题名基于分立器件并联的高功率密度碳化硅电机控制器研究
被引量:1
- 4
-
-
作者
张少昆
孙微
范涛
温旭辉
张栋
-
机构
中国科学院电工研究所
中国科学院电力电子与电气驱动重点实验室
-
出处
《电工技术学报》
EI
CSCD
北大核心
2023年第22期5999-6014,共16页
-
基金
十四五国家重点研发计划资助项目(2022YFB2502800)。
-
文摘
新能源车用的电机控制器通常通过大功率模块来完成,但大功率模块一般成本比较高,体积比较大,资源也有限。该文基于SiC MOSFET分立器件并联设计了一种高功率密度电机控制器,为了从电气和散热角度最大程度地提升材料和空间利用率,实现高功率密度以及分立器件的良好动静态均流,设计了一种新型的电子系统结构,并提出了一种能动态平衡并联MOSFET电流的高抗扰驱动电路以及可实现低寄生电感、大电流以及高散热的适合分立器件并联应用的新型印制电路板(PCB)叠层母排设计方法。提出的电路及方法既有利于实现并联器件的动静态均流,又可以减小寄生电感造成的影响,还可以有效抑制负向串扰电压。对基于上述研究成果开发出的碳化硅电机控制器,经过双脉冲及功率实验,结果表明,设计的分立器件并联控制器并联均流效果好、散热好、功率密度高,在风冷的条件下,实现了效率最高为99.5%,功率密度为60 kW/L,可应用到新能源整车系统中。
-
关键词
SiC
MOSFET
分立器件并联
高功率密度
印制电路板(pcb)叠层母排
-
Keywords
SiC MOSFET
discrete device parallel
high power density
printed circuit board(pcb)stack bus
-
分类号
TM614
[电气工程—电力系统及自动化]
-