FPGA IP核数字水印保护与检测技术

数字水印技术是一种重要的知识产权核(IP)保护技术,也是应用最广泛的IP核保护技术。介绍了常用的数字水印生成方法,分析了在FPGA设计的各个层面(软核、固核、硬核)的IP核数字水印技术。IP核保护数字水印技术可以分为附加保护技术、约束保护技术和检测技术,从附加和约束两个方面分析了水印嵌入技术,介绍了水印检测技术,分析了各种方法的原理和优缺点。从性能影响、资源开销、透明性、安全性、可信度等5个方面,对几种典型的水印技术进行评估比较,最后指出数字水印技术需要解决的问题和发展趋势。

基于FPGA的SM3算法优化设计与实现

介绍SM3密码杂凑算法的基本流程,基于现场可编程门阵列(FPGA)平台,设计SM3算法IP核的整体架构,对关键逻辑进行优化设计。选用Cyclone系列器件作为目标器件,与现有算法进行实现比较,结果表明SM3算法IP核耗费较少的逻辑单元和存储单元,具有最高的算法效率,可为密码片上系统产品的开发提供算法引擎支持。

基于PCI的IP仿真验证平台

本文介绍了一种基于 PCI 环境的仿真验证平台。具体讲述了该仿真平台结构和实现原理,并以PDMA 作为 IP 进行了仿真验证和 FPGA 验证。结果表明,该仿真平台能有效模仿 SoC 的环境,是解决IP 仿真验证问题的有效方案;该平台大大缩短了 IP 开发时间,对开发软 IP 有重要意义。

PCI总线目标设备控制器的IP设计

在芯片设计中采用IP(IntellectualProperty)是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力和时间,提高设计效率。该文介绍的PCI目标设备总线控制器的IP设计就是航空微电子中心建库工作的组成部分。文中详细描述了控制器的控制通路和数据通路的设计,以及电路的仿真、综合、实现和验证等过程。设计的仿真和验证结果表明,该IP核在功能和时序上符合PCI技术规范2.2版本,达到了预定的目标。

PCI总线主控制器IP的设计

本文讨论一个PCI总线主控制器IP核的设计与验证,描述了该IP核的控制通路和数据通路设计、电路的功能仿真、综合以及验证等过程。结果表明,该IP核在功能和时序上符合PCI技术规范2.2版本,达到了预定的目标。

基于现场可编程门阵列的高速光纤通信的实现

介绍了一种在现场可编程门阵列(Field Programmable Gate Array,FPGA)平台上实现光纤通讯的方法.利用Xil-inx的EDK(Embedded Development Kit)开发包和Virtex-II Pro内部包含的Power PC硬核搭建起内部系统,然后利用Aurora IP核、高速串行收发器Rocket IO和SFP光模块实现高速串行光纤通信,并通过OPB-PCI桥实现系统和主机之间的数据传送.结果表明,这种实现方法简单、快捷、可靠,并且可以方便地实现数据的片上处理,具有很强的灵活性和可扩展能力,作为高速通信和数据处理的片上系统平台有良好的应用前景.