两种用于SoC设计中的PCI CORE的研究

PCILocalBus是广泛使用的一种局部总线规范,也是一种工业标准。在IC设计中选择合适的PCICore是十分重要的。本文对ALTERA和XILINX公司提供的PCICORE的功能指标、接口和参考设计作了比较。

两种用于SOC设计中的PCI Core的研究

PCI Local Bus是广泛使用的一种局部总线规范,也是一种工业标准。在IC设计中选择合适的PCI Core是十分重要的。文章对ALTERA和XILINX公司提供的PCI Core的功能指标、接口和参考设计作了比较,指出了两个公司PCI Core的特点。

一种可工作在66MHz环境下PCI core的研究

对PCI接口控制芯片和PCI总线信号和操作进行了介绍,详细分析了一种当今流行的PCIcore(PCI核心控制模块)结构设计。本文结合PCI总线的详细传输流程详细地分析了PCI从设备(PCISlave)控制模块的有限状态自动机。同时提出了利用FPGA实现该设计的测试方案。

基于IP Core的PCI-X总线数据传输卡设计

在高速阵列信号处理系统中,数据采集端与信号处理主机之间的数据通信量非常的大,为了保证系统性能,对数据传输卡提出了更高要求,传统基于PCI总线的数据传输卡已经不能满足系统需要,作为PCI总线的升级版——PCI-X总线,不光提高了总线时钟频率,还拥有更为合理的传输时序与中断响应机制,是新一代阵列信号处理系统的理想总线。本文介绍了基于PCI-X总线的数据传输卡的设计与实现,并对基于IPCore的PCI-X总线接口实现进行了详细分析,从仿真与实际使用效果验证了基于PCI-X总线的数据传输卡达到了设计性能。

PCI桥接IP Core的Verilog HDL实现

PCI总线是目前最为流行的一种局部性总线。通过对PCI总线一些典型功能的分析以及时序的阐述,利用VerilogHDL设计了一个将非PCI功能设备转接到PCI总线上的IPCore。同时,通过在ModelSimSEPLUS6.0上运行测试程序模块,得到了理想的仿真数据波形,从软件上证明了功能的实现。

“华龙一号”核电机组硼稀释事故PCI瞬态研究

基于一维核热耦合程序POPLAR对硼瞬态模块开展了反应性验证,验证结果表明程序对于硼稀释过程的核反馈计算准确性较好。在此基础上采用一维核热耦合方法对硼稀释PCI瞬态过程进行了分析。分析中考虑了堆芯初始状态、R棒棒位及超温ΔT保护信号的影响。计算结果表明,在不考虑保护信号的情况下,初始ΔI越负,R棒提出步越大,堆芯的功率畸变程度及线功率密度峰值愈高;若考虑保护信号,则堆芯初始状态对停堆时刻堆芯功率畸变程度及线功率密度峰值影响较小。

基于FPGA的PCI接口设计

介绍一种使用PCI硬核逻辑进行简单高效的PCI接口设计方法。该方法是在已固化PCI硬核逻辑的FPGA中，设计PCI用户逻辑。重点叙述了QL5030中PCI硬核逻辑的原理和结构，分析了时序设计要点。给出了设计实例和注意事项。

一种基于IP内核的PCI总线接口设计方法研究

PCI总线是数据处理器访问和管理系统资源核心部件,为处理器提供数据采集、信息访问和资源管理的有效途径。针对PCI总线协议的复杂性、以及PCI总线管理的需求,采用PCI Core内核技术,使用FPGA进行64位、66M的PCI总线接口设计,将可重用PCI Core和PCI用户应用设计集成在一个FPGA芯片中,实现PCI总线的管理,并通过对顶层文件的仿真,检测设计功能的正确性。该方法降低了设备的成本,缩短开发周期,给用户设计提供了很大的灵活性。仿真结果表明,PCICore和用户应用设计功能正确,能够满足设计要求。

基于IP核的SpaceWire-PCI通信卡设计

作为一种面向航天应用的通信技术,SpaceWire具有广阔的应用前景。以IP核技术为基础,设计实现了以PCI总线为集成平台的两通道SpaceWire接口通信卡。在对板卡硬件组成进行综述的基础上,详细描述了PCI接口IP核、SpaceWire节点IP核以及驱动程序的设计方法,最后通过软件定时方法对本板卡的转换效率进行了测试。本文设计的通信卡具有尺寸小、布线简单、成本低、功耗低等特点,可以满足航天测控领域需求。

基于FPGA的PCI总线目标接口IP核的设计

在芯片设计中采用IP(intellectual property)技术是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力,提高设计效率。基于这样的思想,针对PCI接口使用的广泛性,讨论了基于FPGA的PCI总线目标接口IP核的设计技术。从PCI协议的介绍、总体设计思路、各功能模块设计、电路仿真等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计。仿真的结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标。

CPCI系统中PCI总线接口技术研究

为构建一个紧凑、灵活的CPCI系统,在IP核的基础上,采用FPGA来实现PCI总线接口电路。为克服PCI核突发传送过程中存在的问题,提出了一种基于双口RAM的带备份功能的同步FIFO和主设备突发传送模块的设计。在驱动开发的基础上,对该接口电路和PLX公司生产的PLX9056的PCI总线的实测性能进行了比较。比较结果表明,基于IP核的PCI接口电路总体性能优于PLX9056。

基于Wishbone片上总线的PCI Bridge核的研究和应用

讨论了PCI主桥的应用和Wishbone片上总线技术,详细介绍了基于Wishbone总线的PCI Bridge核的功能、内部结构和操作方式。实验证明,在PCI系统中使用PCI Bridge核进行开发设计,电路简洁,使用方便灵活。

PCI-1149.1边界扫描主控器的设计

在边界扫描测试系统中,JTAG主控器是一关键部分。本文设计的PCI-1149.1边界扫描主控器利用计算机的PCI总线实现对JTAG总线的控制,不仅自行设计并实现了JTAG主控芯核,而且在芯核内引入了FIFO(First-In-First-Out),以提高边界扫描的测试效率。通过MAX+PLUS II软件仿真后,JTAG主控芯核成功地集成在一片FPGA中。目前PCI-1149.1边界扫描主控器已应用于边界扫描测试系统中,经实验验证了整个设计的正确性。

基于FPGA的高速PCI采集卡设计

提出一种基于FPGA的高速PCI采集卡的设计方案,详细介绍了系统的硬件和软件结构,分析了FP-GA内部各个模块的功能和原理,并着重描述了PCI接口模块IP核的设计.通过将数据采集的控制模块和PCI接口模块集成在FPGA内部,加上采用双口RAM技术,实现了数据高速采集、传输和存储.该系统集成度高、设计灵活、电路简洁、可扩展性好、抗干扰能力强,适用于航空综合检测设备和智能仪器等高速数据采集场合.

PCI Express协议实现与验证

称为第3代I/O接口技术的PCI Express总线规范的出现,从结构上解决了带宽不足的问题,有着极为广阔的发展前景。基于Verilog HDL硬件描述语言及可综合化设计理念,完成了PCI Express IP核RTL代码的设计。IP核代码使用Verilog HDL语言编写,分模块、分层次地设计了事务层、数据链路层和物理层的逻辑子层,并进行了可综合化设计与代码风格检查。对设计的PCI Express IP核的功能分别从协议层次和应用层次进行了验证。具体实现上,采用Denali公司的PureSuite测试套件对IP核的协议兼容性进行验证,验证范围覆盖了IP核的3个层次以及配置空间,采用QuestaSim仿真工具对IP核的应用层进行验证。仿真结果表明,设计的PCI Express IP核工作正常,性能优良。

Xilinx PCI-Express核总线接口设计与实现

介绍了基于PCI-Express总线的DMA硬件设计,并运用硬件描述语言Verilog HDL对其实现。使用Xilinx公司Virtex-5系列FPGA对该设计进行了验证。结果表明,该设计能满足实际应用对可读性、可靠性及高效性的要求。

基于PCI Express总线的数据采集设备实现

PCI Express是最新的总线和接口标准,具有数据传输速率高,支持点对点传输以及热插拔等特点。首先,介绍PCI Express总线的发展与体系构架。然后结合采用Xilinx公司的FPGA与PHY器件设计采集设备的过程,详细介绍硬件系统的电路设计,以及采用Xilinx Pipe Core实现PCI Express物理层、链路层、传输层和使用WinDriver开发简单的驱动程序。结合PCI Express总线设计的采集设备,整体性能可以显著提高,其必将取代以往各种总线的数据采集设备。

基于PCI的激光标刻控制系统研究

介绍一种基于PCI总线的激光标刻控制系统设计。系统采用PLX公司PCI总线控制芯片PCI9052作为接口芯片;采用Altera公司的CPLD控制器件EPM7064和AHDL编程语言,设计IP软核,实现局部总线的译码及功能电路的逻辑控制;基于IP核的PWM控制电路控制时钟取自33 MHz的PCI总线时钟,分频获得8位控制精度的PWM占空比调节,实现了高精度的固定频率和可变频率的PWM信号输出。配合硬件设计开发了测试软件和激光标刻应用软件,加快了硬件的设计过程和推广应用。

基于PCI/PCIX总线实现宽带数据高速传输

介绍了传统宽带数传的实现方式,分析了用FPGA实现PCI/PCIX总线的优点,实现了基于PCI/PCIX总线IP核的宽带高速数传,IP核在66M/64 bit工作方式,以突发传输模式下,速度达到了420Mbyte/s,满足了宽带数据高速传输的要求。

基于PCI_mt64 IP核的PCI接口设计及在网闸高速数据通讯中的应用

介绍一种使用MEGACOREIP核逻辑进行的高效的PCI接口设计方法。该方法可将PCI接口和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试。重点叙述了ALTERA公司提供的64位MASTER、TARGET接口IP核PCI_mt64的原理和结构,以及基于此IP核在网络隔离系统内外网之间实现高速数据通讯应用。