高速模数转换器时钟的设计与仿真

介绍一种应用于高速模数转换器中的交流耦合形式的PECL时钟设计方法。在时钟的端接设计中,采用串联终端匹配改善信号完整性,并利用HyperLynx软件进行仿真,取得良好的效果,对于实际电路设计有良好的指导作用。