意法半导体（ST）与米兰理工大学通过PFGA合作开发FASTER3D图形应用系统

横跨多重电子应用领域、全球领先的半导体供应商意法半导体（STMicroelectronics。简称ST）宣布对基于射线跟踪（ray—tmcing）技术的实验性3D图形应用系统进行测试验证。该解决方案采用一颗与现场可编程门阵列（FPGA，Field—Programmable GateArray）相连、基于ARM西处理器的测试芯片。FASTER研发项目以“简化分析合成技术，实现有效配置为目标．是意法半导体与米兰理工大学（Politecnicodi Milano）的合作开发项目；Hellas研究技术基金会则是该项目的另一个合作方。欧盟第7框架计划（Eurotman Union Seventh Framework Prommme：FP7ICT287804为此项目提供部分研发资金。

面向装备PHM系统验证的故障模拟方法研究

本文提出了一种故障信号模拟方法,首先以FPGA为平台进行信号模拟设计,通过数据回放与DDS信号发生器两种方法模拟传感器采集到的信号。其次研究了总线故障注入技术,针对模拟出的信号进行总线故障注入。最后通过上位机软件指令实现故障注入、时间监控故障过程等。

高速数据采集系统中时钟的设计

本文介绍在采用分相多路数字化技术的高速数据采集系统中,等相位差同频率时钟的的设计重点。讨论高频系统中时钟参数对系统性能的影响,提出利用FPGA内部的锁相环PLL产生时钟信号的设计方案,消除时钟抖动、减小相位噪声。文中给出数据采集系统的一种时钟设计实例,并对设计方案进行仿真分析,可以应用于最高实时采样率800MHz数据采集系统中。

基于Stratix II的高性能可编程FIR滤波器的设计及实现

详细介绍了一种基于Stratix II的高性能、系数可编程FIR滤波器的设计及实现方法,滤波器具有与微处理器兼容的编程接口,可以对滤波器系数实现动态编程。Quartus II的仿真结果表明了该方法的可行性,性能完全满足设计要求。该设计在传统的自适应滤波以及崭新的认知无线电(CR)[1]领域都具有重要的应用价值。

基于智能视觉导航的盲人指路设备设计

为了保障盲人行路安全,设计基于智能视觉导航的盲人指路设备。介绍了设备设计方案,为智能视觉模块选择CMOS单片机和OV单片机,周期性地采集盲人行路图像,通过对比图像灰度值确定路面是否存在障碍物。采用PFGA控制智能视觉模块时序,计算障碍物位置,进而提供导航线路,通过串口通信电路将导航线路传给语音模块进行播报。通过对比实验证明,基于智能视觉导航的盲人指路设备具备较强的实时性和鲁棒性。

1GSPS高速数据采集时钟系统的设计

利用FPGA内部的锁相环进行1GSPS数据采集时钟系统的设计,提出了一种分相多路时钟的设计方法,并对设计方案进行仿真分析.设计方案合理利用可编程逻辑器件的内部资源,在不增加系统硬件成本的前提下,可以将设计方案灵活组态为双通道500MHz、4通道250MHz或8通道125MHz采样率的数据采集时钟系统.该时钟系统实现了外部时钟的片内管理,简化外部时钟电路和PCB电路板的设计.该项技术已成功应用到1GSPS数据采集系统中.

基于labview的二次电源测试系统

二次电源测试仪是很多航空、航天系统及军用设备生产线上的专用设备,完成生产过程中性能指标的测试、验收和交付。本文通过供电电源、产品检测系统和示波器,设计实现了二次电源自动测试系统,阐述了系统的测试参数、总体功能及特点,论述了测试系统的硬件系统结构和功能及软件系统的设计思路。

求解多目标组合优化的改进Pareto适应度遗传算法

将Pareto适应度遗传算法(PFGA)与局部搜索相结合,提出了一种用于求解多目标组合优化问题的改进算法IPFGA,该算法基于Pareto支配关系对遗传操作产生的每一个个体进行局部搜索,并采取在外部群体中引入拥挤距离的精英选择策略。实验结果表明,与PFGA相比,IPFGA有更快的收敛速度。

基于FPGA的FIR和IIR数字滤波器的设计

数字滤波器是一种广泛采用的信号处理部件,其基本的两类FIR和IIR各有特点,而用FPGA实现可使其实时性得到满足,得到了人们的认可.本文介绍了一种在Simulink仿真后,再借助DSPBuilder将其转换可单独使用的模块的方法,该方法可使人们更方便地使用PFGA,最后还通过仿真试验证明了两类滤波器的优劣.

基于FPGA和ZigBee技术的智能家居系统

以FPGA和ZigBee技术为支持进行智能家居系统研究设计,可避免重新布线的麻烦,对室内温度、光照度和湿度进行实时采集,为用户创造出方便、灵活、智能的家居空间,提升了人们的生活质量。首先对FPGA和ZigBee技术进行了介绍,然后从整体上讨论了基于FPGA和ZigBee技术的智能家居系统的功能需求,最后从硬件、软件两方面研究了系统的具体设计过程。

基于FPGA的数控机床步进电机高精度控制

为了实现基于FPGA的数控机床步进电机的高精度控制,设计了对应的控制模块。根据综合线性速度控制函数,微控制器(STM32F103)给出具体的控制指令,FPGA据此生成控制信号,步进电机驱动器接收到控制信号后,将控制电流按照顺序导入步进电机,实现对被控对象的高精度控制。光栅传感器负责采集运行流程,FPGA负责分析并传输所得具体运行成果至微控制器,微控制器主要起到实时监控和修正的作用。

基于FPGA的键盘给定式双路直流稳压电源设计

讨论了一种基于FPGA的直流稳压电源的基本结构和设计方法。给出了FPGA器件实现的各功能模块的关系和作用,对重要的功能模块给出了较详细的VHDL语言描述。该电源具有易调节,高可靠性,高精度等特点。

基于FPGA/DDS原理的MSK信号调制与解调的设计与实现

本文提出了一种采用直接数字合成DDS原理和延时相干解调原理实现最小频移键控MSK信号的调制与解调的新方法。与传统采用直接提取载波进行相干解调的方法相比较,本文采用的新方法,避免了载波提取困难的问题。本设计建立了系统模型,给出了基于现场可编程门阵列FPGA和DDS原理的MSK信号调制与解调的详细的软硬件架构设计及关键核心模块的设计方案,采用FPGA以及专用DDS芯片AD9851实现了调制与解调系统。

USB主机控制器端串行接口引擎IP的实现

通用串行总线USB是当前主流的计算机外设接口的总线标准,设计实现USB各功能模块的IP核对于SoC领域发展具有重要的现实意义。本文介绍了主机控制器端的串行接口引擎IP的设计、电路的功能仿真、综合以及验证等过程,提出并讨论了基于中科SoC开发平台的软硬件协同设计验证的/IP设计方法。结果表明该IP在功能和时序上符合USB技术规范1.1版本,达到了预定目标。

赛普拉斯FIF0存储器即将投产

赛普拉斯半导体公司近日宣布推出一款容量高达72Mbit的先进先出（FIFO）存储器。该款全新的高容量（HD）FIFO是视频及成像应用的理想选择，可满足高效缓冲所需的高容量和高频率要求。与大型PFGA结合使用时，

JTAG并口下载设计

JTAG并口下载是FPGA开发流程中重要组成部分。下载过程中状态机的切换和下载后状态信号判断是编程下载的重点。以可编程芯片为下载芯片,采用状态机的思想来实现数据的下载。通过对程序的优化和反复验证,JTAG下载是在速度和数据传输最稳定的情况下进行的,调试结果表明,JTAG下载运行可靠。

嵌入式FPGA在USB通信接口硬件设计中的应用

USB总线具有传输速度高、通用性强和即插即用等特点，被广泛应用于计算机领域。随着SOPC技术的发展，FPGA从完成单一的时序控制、信号处理逐渐过渡成为系统核心的嵌入式CPU。本文设计了一种在嵌入式FPGA平台上扩展USB主机和USB外设的实现方案，实现并验证了USB主机和USB外设的数据传输功能。

基于FPGA的通用乐曲电路设计

基于FPGA(现场可编程门阵列)芯片,利用VHDL语言,介绍了一种通用乐曲演奏电路的设计,可实现多个八度音阶的乐曲演奏,与简谱的对应关系简单,编程方便,占用资源少,通用性好,可作为IP core模块引用,构成复杂的SOPC系统.

基于复杂激励信号的FPGA设计与仿真技术研究

在ISE平台上用FPGA进行硬件设计时,当测试激励的信号形式复杂或带有噪声时,平台自身往往不能满足实际要求。针对此类问题,提出一种ISE结合Matlab的联合仿真方法,并对其基本思想和实现进行了详细的解释。最后以一组FDMA/DQPSK多路信号的数字下变频为例,验证了这种方法的可行性并给出了程序中关键部分的框架结构。