基于国产FPGA的EEPROM读写控制器设计

依据IIC串行通信信号传输规范,设计了一种基于国产FPGA的EEPROM读写控制方案。将国产FPGA芯片PGL50G作为核心控制器件,通过硬件模块和软件模块设计对EEPROM芯片以字节为单位进行数据读写控制。在硬件模块的电路设计上,通过外接2.21 K的上拉电阻实现FPGA与EEPROM的信号连接;在软件模块的逻辑设计上,通过“自顶向下”的设计方式,按模块划分对读写控制所使用的IIC通信协议进行实现。设计完成后,使用Modelsim SE-64 2020.4与Pango Design Suite 2022.2-SP3 Debugger工具对设计的读写控制器进行信号分析和验证,结果表明该设计方法合理,可对EEPROM芯片地址灵活配置并正确的读写数据,具有实际的应用价值。