VGA图像控制器的CPLD/FPGA设计与实现

本文介绍了一种利用可编程器件CPLD/FPGA实现VGA图像控制器的VHDL设计方案,并给出了一些重要模块的VHDL源程序。

手把手教你学CPLD/FPGA设计(十五) CPLD(FPGA)的设计应用

通过前面的设计学习及动手实践，我们已能较熟练地使用开发软件及开发工具进行PLD的基本开发。本着由浅入深、循序渐进的手把手教学方法，接下来我们会进行一些较有趣、实用的设计实验，读者朋友从中可了解到PLD的用途及开发的乐趣。

手把手教你学CPLD/FPGA设计(十八)

9．RS232收发不同内容的实验 1、实验要求在PC机上使用串口调试软件发送一个字节，MCU＆CPLD DEMO试验板收到后驱动发光二极管进行相应的指示，同时读取按键开关的状态并发回PC机。

手把手教你学CPLD/FPGA设计(四)

开发软件的安装 一个单片机与CPLD／FPGA的应用系统设计完成后，接着便是软件编写及仿真调试。这里我们首先介绍要用到的有关软件的安装。

手把手教你学CPLD/FPGA设计(三)

一．可编程逻辑器件的设计流程 可编程逻辑器件的设计流程如图1所示，主要包括设计输入、综合、CPLD／FPGA器件适配、仿真和编程下载等。

手把手教你学CPLD/FPGA设计(十一)下

5．BCD-7段译码器 1）BCD-7段译码器简介BCD-7段译码器用于将BCD码译成LED数码管可直接显示的数字，根据数码管的不同（有共阴或共阳极的数码管），共有两种不同的BCD-7段译码器。根据MCU＆CPLDDEMO试验板的电路原理，这里我们设计成驱动共阴极数码管的BCD-7段译码器。表8为共阴极数码管的段位与显示字型码及BCD码关系。

手把手教你学CPLD/FPGA设计(十)

（接上期）7）．任务和函数任务和函数的关键字分别是task和function，利用任务和函数可以把一个大的程序模块分解成许多小的任务和函数，以方便调试，并且能使写出的程序结构更清晰。

手把手教你学CPLD/FPGA设计(六)

使用Quartus Ⅱ集成开发软件开发CPLD／FPGA的过程为：1．建立项目并选择器件。2．设计输入（原理图或硬件描述语言）。3．设计编译。4．仿真。5．引脚分配。6．编程下载。7。应用。

手把手教你学CPLD/FPGA设计(二)

三．Altera的MAX7000系列CPLD特性介绍 MAX7000系列是以第二代MAX结构为基础的基于EEPROM的可编程逻辑器件。MAX7000系列CPLD包含5．0VMAX7000器件和5．0V基于ISP的MAX7000S器件。这里以MAX7000S器件的结构为例介绍Altera的CPLD结构特性。MAX7000S器件使用44～208引脚的PLCC、PGA、PQFP、RQFP和1．0mm的TQFP封装，图11为84引脚的PLCC封装图。表3为MAX7000S器件的资源。

手把手教你学CPLD/FPGA设计(八)

6）．运算符Verilog HDL语言提供了丰富的运算符，有许多与C语言很类似，但也有许多则是完全不同的，例如拼接运算符、阻塞和非组塞赋值运算符等。按功能分的话，包括：算术运算符、逻辑运算符、位运算符、关系运算符、等式运算符、缩减运算符、移位运算符、条件运算符和位拼接运算符等9类。如果按运算符所带操作数的个数来区分，可分为单目运算符、二目运算符和三目运算符。

手把手教你学CPLD/FPGA设计(七)

Verilog HDL硬件描述语言 Verilog HDL是一种用于数字系统设计的硬件描述语言，它可用来进行各种级别的逻辑设计，以及数字逻辑系统的仿真验证、时序分析和逻辑综合。Verilog HDL是目前应用最广泛的一种硬件描述语言。

手把手教你学CPLD/FPGA设计(一)

作者的话:从本期起,我们开始《手把手教你学CPLD/FPGA设计》讲座的连载,由于文中所用实验板上同时配有CPLD与单片机,因此如果读者还没有学习过单片机,建议读者可先购买《手把手教你学单片机》与《手把手教你学单片机C程序设计》这两本书(北京航空航天大学出版社出版)学习,如要购买文中相应的学习器材可上笔者的网站进行浏览:http://www.hlelectron.com。

手把手教你学 CPLD/FPGA设计(十一)上

组合逻辑电路的设计实验 数字逻辑电路系统按功能的不同，可以分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路在任意时刻产生的输出只取决于该时刻的输入，而与电路过去的输入无关。常见的组合逻辑电路有数据选择器、编码器、译码器、加法器等。

手把手教你学CPLD/FPGA设计(五)

第一个入门的实验程序 使用Max＋plusII集成开发软件开发CPLD／FPGA的过程为：1．建立项目。2．设计输入（原理图或硬件描述语言）。3．选择器件并锁定引脚。4.编译器件。5．仿真。6．编程下载。7．应用。

基于CPLD／FPGA的多功能分频器的设计与实现

分频器在CPLD／FPGA设计中使用频率比较高，尽管目前大部分设计中采用芯片厂家集成的锁相环资源，但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3．5等）分频、占空比50％的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法，根据需要，在实验室就能设计分频器并马上投入使用，更改频率时无需改动原器件或电路板，只需重新编程，在数分钟内即可完成。为此本文基于CPLD／FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。

FPGA/CPLD选型与设计优化

对FPGA/CPLD器件的结构与性能进行分析与对比,阐述了电子系统设计中FPGA/CPLD使用基本规则,根据实际的设计目标、结构特性、有效的基准数据、基准化测试进行选型。在系统速度、资源利用率、可靠性等方面结合项目设计对系统工作性能进行优化,给出了FPGA/CPLD的设计开发流程和资源共享、逻辑优化、串行化、流水线设计,关键路径、寄存器配平、竞争冒险、适配优化等具体实现的优化方法,为FPGA/CPLD作为系统级开发应用提供实用的设计方法和优化策略。

单片机与FPGA/CPLD总线接口逻辑设计

设计一种基于MCS-51单片机与FPGA/CPLD的总线接口逻辑,实现单片机与可编程逻辑器件数据与控制信息的可靠通信,使可编程逻辑器件与单片机相结合,优势互补,组成灵活的、软硬件都可现场编程的控制系统。在设计中采用VHDL语言,实现MCS-51单片机与FPGA/CPLD的总线接口逻辑设计。试验表明,该总线接口逻辑工作稳定、可靠,使MCS-51单片机与FPGA/CPLD能够完美结合。

基于FPGA/CPLD的高速和低速UART的设计及其应用

利用计算机软件技术(EDA技术)和FPGA/CPLD的灵活性可以方便快速地设计高速和低速的UART。高速的UART可以用在光纤通信上,低速的UART可以用在FPGA/CPLD和单片机的通信上。设计中包含UART的发送模块、接收模块和波特率发生器,所有功能的实现全部采用VHDL硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发环境下实现。

基于CPLD/FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元(Macro Cell)。