200V高压SOI PLDMOS研究

提出了一种200V高压SOI PLDMOS器件结构,重点研究了SOI LDMOS的击穿电压、导通电阻等电参数与漂移区注入剂量、漏端缓冲层、Nbody注入剂量及场极板长度等之间的关系。经过专业半导体仿真软件TSUPREM-4和MEDICI模拟仿真,在0.8μm埋氧层、10μmSOI层材料上设计得到了关态耐压248V、开态饱和电流2.5×10-4A/μm、导通电阻2.1(105Ω*μm的SOI PLDMOS,该器件可以满足PDP扫描驱动芯片等的应用需求。

基于共享Buffer的LIGBT和PLDMOS器件研究

介绍了基于共享Buffer技术的SOI(绝缘体上硅)LIGBT和PLDMOS,相对于传统工艺可以节约2层光刻板和2步工艺流程。主要通过研究在器件漏区的缓冲层特性,对器件特性影响明显。通过实验和仿真结果对比,共享Buffer技术的器件通过工艺和版图优化后能达到原有器件的表现性能。

高压SOI PLDMOS的寄生双沟道特性分析及其改进结构

分析了存在于高压SOI PLDMOS器件中的寄生双沟道效应的产生机理,并提出了改进型的新结构。该结构有效地抑制了SOI PLDMOS器件的寄生双沟道效应,不但显著提高了器件的击穿电压,同时还改善了器件可靠性。借助二维器件仿真分析了器件耐压与电场分布和器件结构的关系。模拟结果表明,该结构使器件耐压由传统结构的109 V提高到213 V,突破了传统SOI PLDMOS器件的耐压值,明显地改善了器件特性。

高压PLDMOS器件的优化设计

借助半导体专业软件Tsuprem-4和Medici详细研究了漂移区的长度、浓度以及结深,沟道区的长度、浓度,场极板的长度对高压PLDMOS击穿电压的影响。最终得到一组最佳的PLDMOS器件的参数。优化设计的高压PLDMOS器件的流片测试结果为：关态和开态击穿电压分别在200V和160V以上。

一种具有部分高k介质埋层的SOI场pLDMOS器件

提出了一种具有部分高k介质埋层的SOI场pLDMOS器件。将传统结构的部分埋氧层替换为介电常数更高的Si_3N_4,降低了漂移区的积累层电阻,使器件获得更低的比导通电阻,同时减弱了自热效应。与传统结构进行仿真对比,发现新结构基本保持了与传统结构相当的击穿电压,但比导通电阻降低了24%,最高温度降低了59%。

高压SOI pLDMOS总剂量辐射致BV退化研究

对高压SOI pLDMOS器件总剂量辐射效应进行了研究。分析了不同偏置条件下器件击穿电压的退化机理,并使用TCAD在不同氧化层界面引入固定陷阱电荷,仿真了电离辐射总剂量效应。结果表明,总剂量辐射在FOX和BOX引入辐射陷阱电荷Q_(BOX)和Q_(FOX)。Q_(FOX)增加了漏极附近横向电场,降低了埋氧层电场,使击穿位置由体内转到表面,导致击穿电压退化。Q_(BOX)降低了埋氧层电场,降低了埋氧层压降,导致击穿电压退化。

薄层SOI场pLDMOS击穿机理研究

为了解决薄层SOI(silicon-on-insulator)场LDMOS(laterally diffused metal oxide semiconductor)击穿电压偏低,容易发生背栅穿通的问题,提出一种基于场注入技术的薄层SOI场pLDMOS(p-channel lateral double-diffused MOSFET)。通过建立该场pLDMOS的穿通机制数学模型,分析了其4种击穿机理:背栅穿通、沟道横向穿通、横向雪崩击穿和纵向雪崩击穿。仿真结果表明,场注入技术穿过厚场氧层向下注入硼杂质,通过控制注入能量和体区浓度获得浅结深,从而提高器件对背栅穿通的抵抗力;优化的沟道长度和埋氧层厚度分别消除了沟道的横向穿通和纵向雪崩击穿;双层场板结构调制器件表面电场分布,避免了器件过早地横向雪崩击穿。在优化器件相关结构参数和工艺参数基础上,成功基于1.5μm厚顶层硅SOI材料研制出耐压300 V的场pLDMOS。相比较于常规厚层场pLDMOS器件,顶层硅厚度由大于5μm减小到1.5μm。