基于DDS+PLL的频率合成方法研究

针对传统的PLL在小数分频时引起的边界杂散问题,采用DDS作为PLL的参考时钟,通过动态调整DDS的输出频率及PLL的整数分频比,使PLL在整数分频模式下仍具有小步进的合成频率精度。经过理论分析和实测实验验证了方案的可行性,实测实验表明,采用DDS+PLL方案合成频率可以有效解决整数边界杂散,并实现了最大9.31 Hz的频率步进精度。

一种宽带信号产生的DDS PLL Hybrid新型结构及实现

DDS+PLL Hybrid结构兼顾DDS和PLL的优势,但也兼具DDS和PLL的缺点:宽带信号性能较差;零相位误差跟踪的实现难度大;环路稳定性差;较长的捕获时间;调频斜率受限等。提出了在传统的DDS+PLL Hybrid结构中增加频率扫描电路的方法,能够有效降低环路设计难度,提高了捕获速度。扫频电路使大带宽、短脉冲的调频信号的产生成为可能。同时提出了预失真相位补偿的方法,极大地提升了信号的脉压性能。设计了实验电路,对所提出的电路结构和相位补偿方法进行了验证。试验结果表明,在环路带宽为1MHz和2MHz时,环路的捕获时间分别减小为2.175μs和1.032μs;相位误差小于4°;信号的脉压性能接近理想,主瓣宽度与理想值相同,PLSR优于-38dB,ISLR优于-9.5dB。

采用DDS+PLL结构的分析接收机频率合成器的研究与实现

主要讨论了DDS+PLL结构频率合成器的组成,分析了该类频率合成器的输出特性。理论和实验表明:这类频率合成器输出噪声低、换频速度快、结构简单、便于实现。

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器（DDS）和集成锁相环（PLL）各自的优点，研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器，并对该频率合成器进行了分析和仿真，从仿真和测试结果看，该频率合成器达到了设计目标。该频率合成器的输出频率范围为594～999MHz，频率步进为5Hz，相位噪声为-91dBc／Hz@10kHz，杂散优于-73dBc，频率转换速度为520μs。

DDS频率合成器杂散的PLL抑制

DDS频率合成器由于其固有的数字特征,使得输出信号中存在大量的杂散,杂散的抑制一般通过输出端的低通或带通滤波器来进行,但效果较差。PLL具有良好的窄带和跟踪特性,文中提出了基于PLL的窄带滤波器杂散抑制方法。利用ALTERA公司Dspbuilder工具箱实现的DDS进行仿真,通过输出信噪比的比较,验证了该法的正确性。

基于DDS+PLL技术频率合成器的设计与实现

本文介绍了DDS+PLL方式实现频率合成的基本原理和技术优势。根据GSM-1900系统对频率源的要求,提出了一种基于DDS+PLL结构频率合成器的硬件电路设计方案。借助于EDA仿真软件ADS、ADISimPLL完成了频率合成器中关键模块参数的确定,并对系统性能进行了仿真分析,最后运用AD9851、ADF4113等芯片完成了频率合成器的硬件实现,测量结果表明该频率合成器达到了设计指标,系统性能良好。

900 MHz DDS/PLL在矿井无线通信系统中的应用

矿井无线通信的一个发展方向是以甚高频为主的矿井无线通信。在甚高频系统中 ,射频的的频率合成器部分采用DDS/PLL技术。DDS/PLL可实现频率范围宽、频率转换速度快、频率分辨力高。

一种基于DDS和PLL技术本振源的设计与实现

现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL)。介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果。

基于DDS与PLL混合的频率合成改进方法研究

电子系统对频率源的精度、频率分辨率、转换时间和频谱纯度等指标提出了越来越高的要求.锁相频率合成技术具有体积小、电路简洁、杂散抑制度高,具有窄带跟踪滤波能力的特点,得到了广泛应用,但其存在频率步进与转换时间的相互制约的缺点.而DDS具有极高的分辨率,极快的频率转换速度,输出频率上限不高.两种常用的方法有各自的优势和不足,因此可以采用DDS+PLL技术方案,既能保持锁相环路的优点,又弥补了锁相环路的不足.本文正是基于这一思想提出了混合频率合成方法的改进方案.

基于DDS+PLL的X波段频率合成器设计

本文提出了DDS激励PLL的X波段频率合成器的设计方案,给出了主要的硬件选择及具体电路设计,并且对该频率合成器的相位噪声以及捕获时间进行了深入分析。最后对样机性能进行了测试,结果表明该X波段频率合成器带宽为800MHz、输出相位噪声优于-85dBc/Hz@10kHz、频率分辨率达0.1MHz,可应用于X波段雷达信号源中。

采用DDS+PLL技术实现S波段频率合成的一种方法

分析了现有的ＤＤＳ 与ＰＬＬ 混合电路方案实现频率合成的优缺点，提出了一种用ＤＤＳ 与ＰＬＬ 混合电路实现Ｓ 波段频率合成的新方法。给出了一个示例，并用ＣＡＤ

PLL驱动DDS的低相噪小步进LFM信号源设计

介绍了一种低相噪线性调频(LFM)雷达信号源的产生和实现方案。通过分析DDS输出信号频谱和杂散,采用HMC704控制VCO的方法设计了1 GHz的锁相环路(PLL)作为DDS的时钟驱动电路,并对环路滤波器和AD9910硬件电路优化设计改善杂散和相噪性能。通过计算寄存器参数和分析SPI总线时序,利用FPGA对DDS和PLL高速配置。最后给出了系统实物图和测试方法,实测结果表明:该线性调频源输出幅度大于-3dBm,频率步进为1kHz,相位噪声优于-103dBc/Hz@1kHz,各项指标满足实际工程要求。

基于DDS与PLL的C波段全相参雷达频综设计

提出了一种直接数字频率合成(DDS)与锁相环(PLL)相结合的全相参频率合成方案。运用HMC704控制压控振荡器(VCO)设计高性能锁相本振源,将AD9910在基带产生的线性调频(LFM)脉冲调制信号经二次变频搬移到C波段,改善了输出信号的相噪和杂散,降低了系统的复杂性。实现了低相噪,低杂散,窄步进的C波段全相参雷达频综。结果表明,该频综在C波段输出LFM信号的幅度大于10dBm,频率步进为1kHz,相位噪声优于-103dBc/Hz@1kHz,各项指标均满足实际工程要求。

一种基于DDS和PLL的Chirp超宽带信号源设计与实现

Chirp超宽带具有峰值平均功率比(peak to average power ratio,PAPR)接近为1、测距定位能力强等优势,能够有效解决传统的超宽带技术存在的PAPR过大、传输距离短等问题,设计并产生Chirp超宽带信号是实现该通信系统的关键技术之一。提出了一种高性能Chirp超宽带信号源方案,通过采用现场可编程门阵列(field-programma-ble gate array,FPGA)控制直接数字频率合成(direct digital synthesis,DDS)芯片AD9956产生低频Chirp信号,并结合锁相环(phase locked loop,PLL)技术实现带宽扩展,从而获得Chirp超宽带信号。实验表明,所设计的Chirp超宽带信号源具有结构简单、可编程、可扩展、性能好及实用性强等优点。

DDS+PLL技术与应用

将ＤＤＳ（ＤｉｒｅｃｔｄｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ）技术与ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）技术组合运用，使之优势互补形成的ＤＤＳ＋ＰＬＬ技术已成为九十年代频率合成技术发展的新潮流。本文简要介绍ＤＤＳ的原理与性能，着重以典型ＤＤＳ芯片Ｑ２３３０与ＰＬＬ构成的宽频带、高分辨率、快速转换的新型频率合成器为例，将实现方法与实用系统推荐给读者。

基于DDS+PLL频率合成器的设计与实现

本文介绍了一种针对某跳频通信系统频率合成器的设计方案。在ADS软件环境下进行设计及仿真,并对结果进行了系统分析。设计方案经测试,该频率合成器可以输出200～270MHz范围内的高精度频率信号,频率步进为25kHz,跳频时间小于200μs,技术指标均达到预期要求。能够满足VHF和UHF波段跳频系统的需求,具有较高的使用价值。

基于DDS+PLL的LFM探地雷达信号产生器设计与实现

介绍了一种宽带线性调频(LFM)雷达信号产生的方法与实现,结合直接数字合成(DDS)+锁相环(PLL)的方式,采用DDS芯片AD9852和集成锁相芯片ADF4360-7完成了设计所需求的宽带线性调频信号。详细说明了该方案设计的构架、各单元电路的设计与实现以及各芯片参数的设定情况。实测结果表明,该频率合成器输出功率>-4 dBm,环路锁定时间为14μs,输出信号相位噪声优于-90 dBc/Hz@1 kHz,输出信号达到了所需指标要求。

基于DDS+PLL技术的高频时钟发生器

针对直接数字频率合成 ( DDS)和集成锁相环 ( PL L )技术的特性 ,提出了一种新的 DDS激励 PL L系统频率合成时钟发生器方案。分析了频率合成系统相位噪声和杂散抑制的方法 ,介绍了主要器件 AD985 4和 ADF410

基于DDS驱动PLL结构的Ka波段频率合成器

随着通信技术与信息技术的不断发展,为了使频率资源能够得到充分的应用,现代通信、雷达以及导航系统等,其工作频率已逐渐由微波波段向毫米波波段发展,而毫米波频率合成器作为这些系统的主要部分,其性能好坏与系统的整体性能息息相关。另外,随着上述各系统的工作频段逐渐向毫米波波段发展,毫米波频率合成器的需求也得到了急剧的增长。文章将介绍一种单片机控制的主要由直接数字频率合成器(DDS)、锁相环(PLL)以及倍频器等组成的频率合成技术来实现Ka波段频率合成器的方案,以及其电路仿真的设计。

DDS激励PLL频率合成器的研究

频率合成器是现代通信设备的重要组成部分。首先介绍频率合成技术，然后分析了倍频式ＤＤＳ激励ＰＬＬ频率合成器的噪声性能。