超级流水S进制PRNS数母全加器

本文是文献［１，２］的续篇．作者在该ＰＲＮＳ数母全加器的研制中采用了与文献［１］不同的算法，避免了溢出判别变量Ｖｉ１表达式过长和工程实现上的困难．另外在设计和实现中还采用了超级流水技术，使得３３６进制的数母全加器的操作周期仅有７ｕｓ，即最高时钟频率达１４３ＭＨｚ．

PRNS──有权剩余数系统

本文提出的ＰＲＮＳ（Ｐｏｓｉｔｉｏｎａｌ－ＲｅｓｉｄｕｅＮｕｍｂｅｒＳｙｓｔｅｍ）是一种有权和无权两种记数制相嵌套而构成的层次结构记数制．根据ＰＲＮＳ原理可以构造比传统二进制系统快许多倍的算术处理机．本文阐述了ＰＲＮＳ的基本概念、原理和加法算法。

PRNS加法中先行进位算法的研究

ＰＲＮＳ算法是运算器内部的并行机制．在ＰＲＮＳ数母全加器的研制中，找到了一种新的先行进位算法，提出了ＰＲＮＳ先行进位产生器的逻辑结构．

RSA密码系统有效实现算法

本文提出了实现 RSA算法的一种快速、适合于硬件实现的方案 ,在该方案中 ,我们使用加法链将求幂运算转化为求平方和乘法运算并大大降低了运算的次数 ,使用 Montgomery算法将模 N乘法转化为模 R(基数 )的算法 ,模 R乘积的转化 。

32位快速乘法器的设计

高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频。传统的乘法器的设计,在最终的乘积项求和时,常采用阵列相加或叠代相加的方法,不适用中小规模的微处理器的设计。该文提出的32位乘法器,采用了Booth编码、4-2压缩器、Wallace树算法以及超前进位加法器等多种算法和技术,在节约面积的同时,获得了高速度的性能。

基于改进的布斯算法FPGA嵌入式18×18乘法器

设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,其关键路径延迟为3.46ns。