一种进行环路隔离的大电流高电源抑制比LDO设计

针对传统带有电荷泵、以NMOS作为功率管的LDO驱动能力低下和输出纹波偏高的问题,基于Huahong 0.35μmBCD工艺,设计了一种隔离交直流环路的大电流LDO。该LDO通过将直流环路和交流环路进行隔离,降低了对电荷泵驱动能力的需求,从而保证NMOS功率管栅极驱动电压的较低纹波并实现大电流输出。通过加入纹波电流吸收电路,增强了LDO的PSRR。结果表明,在3.41~5.5V的输入电压范围内,LDO的输出电压为3.3V,输出电流最高达到3 A,压差为110 mV。LDO在轻负载下的PSRR为:111.261dB@DC,86.9005dB@1kHz,78.9472dB@1MHz;重负载下的PSRR为:111.280dB@DC,84.1231dB@1kHz,39.2638dB@1MHz。

一种高PSRR低压差线性稳压器电路

通过对低压差线性稳压器(LDO)的电源抑制比(PSRR)进行理论分析得出,功率管栅极电压与LDO输入电压的小信号比值越接近1,PSRR就越高。基于此理论,在传统LDO的基础上增加了1种新结构,将二极管连接形式的MOS管与共源共栅结构串联,使功率管栅极电压与LDO输入电压的小信号比值接近1。随后,对该结构进行了理论分析,分析结果表明相比其他的PSRR提升技术,具有该结构的LDO其PSRR不会随着负载电流的增加而发生较大变化。LDO改进前和改进后PSRR的绝对值分别为65 dB和76 dB;改进后的结构在不同的负载电流下均具有较高的PSRR。相比体驱动前馈以及增加电荷泵将电源回路与LDO主体电路隔离等PSRR提升技术,该方法仅在传统LDO上增加了3个MOS管,减小了电路的功耗和面积。

一种高电源抑制比低温度系数的带隙基准电路

采用两种方式提高了带隙基准电路的电源抑制比。首先,采用峰值电流源结构将三极管自身的增益引入反馈环路,从而提高了环路增益和带隙基准核心的电源抑制比。其次,运用预调制电路进一步提高了电源抑制比。此外,还提出了一种仅需源极负反馈非对称电流镜的曲率补偿电路,该电路具有跨工艺的通用性。所提出的电路采用0.18μm BCD工艺进行了验证,并应用在一款降压DC-DC变换器中。结果表明,所提出的电路在2.4 V、3.3 V和5 V供电下,低频分别具有127 dB、134 dB和136 dB的高电源抑制比,同时实现了3.74×10^(-6)/℃的低温度系数,总电流消耗仅为6.3μA~14.5μA。

一种高PSRR高稳定性的LDO设计

提出了一种高PSRR高稳定性的低压差线性稳压器(Low Dropout Linear Regular,LDO),该LDO设计了高精度的带隙基准电路和误差放大器,并利用前馈纹波消除技术设计了电源抑制比增强模块,有效提高了电路中高频的电源抑制比(Power Supply Rejection Ratio,PSRR)。基于CSMC 0.18μm工艺对提出的LDO电路进行仿真验证,芯片面积为150μm×131μm。该LDO在4.5 V~5.5 V的输入电压范围下,稳定输出不受温度影响的2.5 V电压;于1 mA轻负载下,电源抑制比在低频处为-103.3 dB,在1 MHz处超过-60 dB。当输出电容为2.2μF时,LDO电路轻载下相位裕度为58.3°,重载下相位裕度为64.1°,具有良好的系统稳定性。

一种高电源抑制比快速启动的带隙基准的设计

文章采用5 V、0.35μm CMOS工艺,设计一种适用于低噪声高速系统的带隙基准电压源电路。为了保证电路具有较高的电源抑制比(power supply rejection ratio,PSRR),设计一种抑制电源电压波动的负反馈回路,并且在电路中采用具有较高增益的两级放大器结构。针对某些系统快速启动的需求,设计快速启动电路,当电源上电时启动电路直接作用于基准电压,加速带隙基准电路的启动,在电路正常启动后通过开关管使启动电路停止工作。仿真结果表明,温度在-40~125℃范围内,带隙基准的温漂系数为13.05×10^(-6)℃^(-1);低频时PSRR为100.6 dB;线性调整率(line regulation,LNR)为0.024 mV/V;启动时间为4μs。

一种低压高PSRR电流模带隙基准电压源的设计

阐述一种改进型电流模带隙基准,通过改变传统结构中电流镜的比例,显著地提高了基准电压的PSRR。采用55nm CMOS工艺同时设计了这两种带隙基准电路,电源电压均为1.2V,输出基准电压为0.6V。Cadence仿真结果表明,传统电流模带隙基准和改进型电流模带隙基准在10Hz的PSRR分别为-63.7dB和-129.4dB,在-40~125℃的温度范围内,其温度系数分别为10.4ppm/℃和19.5ppm/℃。

基于低电压与高PSRR的带隙电压基准源设计

阐述对低电压、高电源抑制比(PSRR)的带隙电压基准源设计,分析带隙电压基准源的特点,结合原电路设计的局限性,设计了低电压、高PSRR的带隙电压基准源电路结构。仿真分析表明,仿真的结果和理论分析结果保持一致,所设计电路在低压模拟电路以及数字信号处理系统中有较好适用性。

一种无片外电容高电源抑制比LDO设计

低压差线性稳压器(Low Dropout Regulator,LDO)电路要求低输入输出压差和高电源抑制比(Power Supply Rejection Ratio,PSRR)。本文采用前馈纹波消除电路和负电容电路实现了在低输入输出压差(≤0.2 V)条件下分别对无片外电容高电源抑制比LDO的10 KHz以下频段和1 MHz频带内的电源噪声抑制能力进行提升。此外,提出的方案还通过调整第二级误差放大器的增益,实现了级间电源噪声制约,进一步提升了电源抑制比。本文基于SMIC 55 nm工艺对提出的LDO电路进行了设计与仿真。结果表明,设计的LDO在1.8 V输入电压下可以获得稳定的1.6 V输出电压,输入输出压差≤0.2 V,在1MHz以下频段内PSRR均大于75 dB,10~100 KHz频段的积分噪声为15μV_(RMS)。此外,该LDO还实现1.43 mV/V线性调整率,负载调整率为10μV/mA,总体电路消耗静态电流为76μA。

应用于血氧检测芯片的高PSRR线性稳压器的设计

针对血氧检测芯片对内部低压差线性稳压器的需求,设计了一款宽范围,高电源抑制比(PSRR)的线性稳压器(LDO)。该LDO采用了一种零极点追踪补偿结构,并配合电容反馈补偿来保证系统的稳定。LDO采用折叠式共源共栅放大器作为误差放大器来提高环路增益,采用PSRR增强电路来提高系统对低频段电源纹波的抑制能力。LDO电路在SMIC公司的0.18μm BCD工艺平台进行设计验证,当输入电压范围在3.7~6V,温度在-40℃~85℃时,可以稳定输出3.3V电压。负载电流可覆盖0~300mA,有着很好地输出线性调整率。在负载电流10mA的条件下,频率为1KHz时的PSRR为92dB;10KHz时的PSRR可达81dB,整体的功耗小于25μA。

一种低噪声高电源抑制比的带隙基准源

基于0.18μm CMOS工艺设计了一种低噪声、高电源电压抑制比(PSRR)的新型带隙基准源(BGR)。使用低噪声的垂直双极结型晶体管取代MOS晶体管作为运算放大器输入,削减了低频闪烁噪声;通过引入三输入的运算放大器将电源扰动传递到电流管的栅极,极大程度地降低了电源纹波对输出基准电压的干扰;并通过RC低通滤波器进一步改善噪声和PSRR性能;利用修调电路修调工艺偏差,实现了良好的温度特性。实测结果表明,该BGR的PSRR在57.7 Hz下为-108 d B,与仿真结果基本一致(-102.3 d B@50 Hz);输出电压噪声在10 Hz时为42.20 n V/√Hz,通过新提出的测试方法在0.1~1 k Hz测得总噪声电压有效值低于0.503 5μV;在-40~125℃,基准电压温度系数可以修调至20×10^(-6)/℃以下,最小值仅14.09×10^(-6)/℃;BGR面积为254.1μm×370.0μm,功耗约为8.6μA@3 V。

一种快速瞬态响应的LDO设计

针对传统低压差线性稳压器(LDO)的瞬态响应差、电源抑制比(PSRR)低、片外电容大等问题,提出了一种由采样运算放大器和补偿运算放大器构成的新型摆率增强电路,改善了LDO的瞬态响应能力,实现了无片外电容设计。电路基于BCD-120 V CMOS工艺完成了建模。仿真结果显示,负载电流为50 mA时,10、103和104Hz下的PSRR分别为108、96和80 dB;负载调整率为0.002 95 V·A^(-1);典型TT工艺角25℃/5 V条件下,1μs内负载电流从100μA跳变到500 mA,输出端上冲电压为19.16 mV,响应时间为0.4μs,下冲电压为56.41 mV,响应时间为0.2μs。

车规级LIN总线中55V摆率增强型LDO

针对传统车载芯片中高压型低压差线性稳压器(LDO)的负载电流小、电源抑制比低、瞬态响应差等问题,提出了一种增强型高压LDO,通过一种新型高压预调制电路,提高了高压LDO的电源抑制比;通过一种新型摆率增强电路,改善了高压LDO的瞬态响应。电路基于BCD-120 V CMOS工艺完成建模,仿真结果显示,电压可调范围为5.5~55 V,输出5 V;负载电流为800 mA;低频电源抑制比为96 dB;1μs内负载电流从1 mA跳变到800 mA时,输出端最大上冲电压为26.6 mV,响应时间为8μs;下冲电压为45.4 mV,响应时间为7μs,满足车规级局域互联网(LIN)总线中高压LDO的性能要求。

一种高电源抑制比带隙基准电压源设计

针对实际电路中的电源噪声对带隙基准精度的影响问题,设计一款具有高电源抑制比的带隙基准源。设计包含专用的电源抑制比提高电路,辅以启动电路、带隙主体电路、温度补偿电路等。利用电压负反馈技术,使带隙基准输出电压获得高电源抑制比,减少电源对输出基准电压的干扰。对带隙基准电路设计温度补偿,显著减小温度漂移,可稳定输出2.5V基准电压。电路在Candance Spectre环境下进行温度特性和电源抑制比的仿真,实验结果表明带隙具有较的低温度系数和较高的电源抑制能力,适用于A/D转换器,DC-DC转换器等高精度电路应用场合。

一种具有高PSRR的分段温度补偿带隙基准

基于华虹0.18μm BCD工艺,设计了一种具有高PSRR的分段温度补偿带隙基准。电路采用5 V电源进行供电,基准输出电压为1.256 V。仿真结果表明,在-45~125℃的温度范围内,TT工艺角下,传统结构的温漂系数只能达到2.048×10^(-5)/℃。采用新型分段温度补偿的带隙基准的温漂系数为3.631×10^(-6)/℃,相比传统结构,温度系数降低了82.3%。静态功耗为220μW。PSRR在低频可达到-102 dB,在350 kHz处有最差PSRR,但仍有-30 dB。该带隙基准适用于高精度、大电流开关电源的模拟集成电路。

车规级LIN总线带隙基准设计

针对常规车载芯片中带隙基准电源抑制比(Power Supply Rejection Ratio,PSRR)差、电流驱动能力弱、功耗大等问题,提出了一种将输出的基准电压同时作为折叠式运放(Cascode)、尾电流管、缓冲器(Buffer)的新型动态偏置电路。基准电压经过该电路构成的负反馈,可以抑制电源电压或负载电流的波动。电路采用HH 90 nm CMOS工艺完成了建模,输出基准电压为1.18 V。仿真结果表明,在全工艺角下,输入电压可调范围为1.8~5 V,可驱动电流最高为8.2 mA;典型TT工艺角下,当电源电压为1.8 V时,静态电流为1.04μA,静态功耗为1.872μW;-40~+150℃的温度系数为6.6×10^(-6)/℃;空载频率为10 Hz时,PSRR为-89.6 dB。满足车规级局域互联网(Local Interconnect Network,LIN)总线对带隙基准性能的要求。

一种面向生物医疗传感的电压型CMOS带隙基准源电

基于生物医疗芯片中植入式神经刺激器的应用需求,提出了一种基于BCD工艺的电压型CMOS带隙基准源电路.针对植入式芯片供电电压变化大的特点,在传统widlar电流源结构基础上,引入了二级运放输出反馈,为运放本身、带隙核心电路以及测温前端提供了稳定的偏置电流,以提高基准电路的电源抑制比以及线性调整率.同时为了消除运放失调电压Vos对输出电压稳定性的影响,根据电阻阻值变化范围设计了电阻修调矩阵,降低了基准电压的温度系数.选用TSMC 0.18 um BCD工艺进行设计仿真,仿真、测试结果表明,该基准源可以在1.8 V-6 V电压下正常工作,电压线性调整率为0.023%;电源抑制比在10 Hz时为−78 dB,100 Hz时为−55 dB.在−40-125℃范围内,温漂系数为16.68 ppm.电路总功耗在5 V电压下为90uW,芯片核心电路面积为0.15×0.38 mm^(2).

基于运放弱失配机制的快速启动和稳定的PTAT电流源设计

为了解决传统PTAT电流源在启动过程中响应速度过长和收敛速度过慢等问题,提出了一种新型快速启动和稳定PTAT电流源.基于高可靠双极结构,引入了一种具有弱失配机制的运算放大器结构,利用局部负反馈以及共享负载电容等方法,在优化芯片面积的同时,大大加快电路的启动速度和环路收敛稳定速度.电路性能在上电启动、稳定收敛和工作模式三方面均有大幅度的提升.结果表明,在标准UMC 180 nm CMOS工艺下,电賂可实现-40℃到85℃的宽温工作范围,2.5-5 V宽摆幅工作电压,104.26μA的平均电流,实现4μs的启动速度以及108 dB的高PSRR抑制比特性,在对启动与收敛速度要求较高的系统芯片中有良好的应用前景.

一种低功耗高阶补偿带隙基准电压源

研究一种高精度CMOS带隙基准电压源(BGR)电路,BGR电路由两个核心和一个曲率校正电路组成,包括电流镜和求和电路。两个核心电路采用传统电路结构,并具有向下的曲率特性。提出一种利用电流镜像电路来实现具有向上曲率特性的BGR核心。在BGR中选择合适的电阻,可以得到一个参考电压具有良好平衡的曲率下降特性,而另一个参考电压具有均匀平衡向上的曲率特性。将两个参考电压的相加以实现高阶曲率补偿。在3.3 V电源电压供电情况下,采用0.13μm CMOS工艺可以产生1.2 V的基准电压,在200℃(-45℃~155℃)的宽温度范围内,使所提出的BGR电路的温度系数低至1.45 ppm/℃。电源抑制比为-67.5 dB@100 Hz、-45.0 dB@100 KHz,消耗电流为911 nA。

基于CMOS阈值电压设计的电压基准源

基于TSMC 0.18μm标准CMOS工艺,提出了一种新型无电阻低温漂电压基准源。通过采用CMOS阈值电压(Vth)和与温度成正比的电压(VPTAT)作为基础线性温度单元加权求和的方式,消除了电压基准源输出中残留的非线性温度分量,最终得到高精度的电压基准输出。其中CMOS阈值电压由无电阻结构产生,VPTAT的产生和与CMOS阈值电压的加权求和由非对称差分运放完成。实测结果证明,在-55℃~125℃温度范围内,电压基准源输出为1.23 V,温度系数为4.5 ppm/℃。在无滤波电容的情况下,基准电源抑制比可达-93 dB。

一种高精度便携式LDO稳压器设计研究

基于0.25μm CMOS工艺设计了一款用于便携式设备的高精度LDO.采用带曲率补偿的带隙基准电路,减小了基准电压温漂.采用轨到轨折叠误差放大器电路,降低了线性调整率和负载调整率.仿真结果表明:电压输入范围较宽,PSRR为78 dB,线性调整率为0.001%,负载调整率为1.1%.与相关文献比较,线性调整率与负载调整率性能优越.