基于RISC V的模块复用SM4密码协处理器的设计

针对当前网络数据量大,同时人们对网络数据保密的重视及需求的提高等问题现状,设计并实现了基于蜂鸟E203开源RISC V处理器的SM4密码协处理器。以蜂鸟E203 MCU平台为基础,通过5条自定义扩展指令在蜂鸟E203上扩展了SM4密码协处理器,用户可通过在软件端编写程序代码调用协处理器核进行数据的加解密,与无扩展指令相比,其吞吐率可达153.75倍。同时研究SM4加解密算法,针对密钥扩展和加解密部分重复的算法采用模块复用实现,以减小电路面积。在UMC 28 nm工艺下,SM4加密核综合后面积为7098.8μm^(2),时钟频率最高可达200 MHz,数据吞吐率可达775.758 Mbit/s。SM4协处理器在时钟频率为100 MHz下数据吞吐率可达150.588 Mbit/s。

JDS-4型臭氧水处理器对水消毒效果的试验观察

ＪＤＳ－４型臭氧水处理器以电晕放电产生臭氧，采用射流原理使臭氧溶于流过的水中。为了解其对水的消毒效果，对水中臭氧含量与细菌数进行了检测。结果，水温１５．５℃的蒸馏水以２、３、４ Ｌ／ｍｉｎ的流量通过该处理器后，水中臭氧平均含量分别为１．３４、０．７７、０．５８ｍｇ／Ｌ；以≤３Ｌ／ｍｉｎ流量通过该处理器后继续作用５ｍｉｎ，对水中自然菌的杀灭率达１００％。人工污染大肠杆菌的蒸馏水以≤４ Ｌ／ｍｉｎ流量通过该处理器后继续作用２．５ｍｉｎ，对大肠杆菌杀灭率为１００％。

基于网络处理器平台的高性能IPv4/IPv6转换网关的设计

网络地址/端口/协议转换(NAPT-PT)是在IPv4向IPv6过渡阶段实现纯IPv4和纯IPv6节点间互通的一种机制.如何提升IPv4/IPv6转换的性能是关键.本文给出了在IntelIXP1200评估板上通过采用硬件流水线技术实现的高性能转换网关系统设计.通过与PC机上运行的NAT-PT软件进行性能对比测试,结果说明基于网络处理器平台实现的NAPT-PT性能明显地优于PC上运行的NAT-PT的实现.

ARMv4指令集嵌入式微处理器设计

针对当前采用ARMv4指令集的嵌入式微处理器使用冯·诺依曼结构,数据和指令共用一条总线导致数据吞吐量降低的问题,设计了一款新架构微处理器。首先,采用哈佛结构独立的数据总线和指令总线,数据带宽提升一倍;其次,采用单周期32位乘法器,其计算速度是目前嵌入式乘法器计算速度的2倍;此外,利用资源共享,一个乘加器完成6种不同乘法和乘加指令,一个逻辑左移寄存器完成逻辑左移、逻辑右移、算术右移、循环右移4种功能。整个工程在Altera EP4CE30 FPGA芯片上进行物理验证。实验结果表明,通过改进,设计的嵌入式微处理器性能有所提升。

Pentium4处理器微体系结构分析

描述了IntelPentium4的NetBurst微体系结构 ,着重分析其内部实现的细节。回顾了Intel处理器的设计 ,分析了NetBurst微体系结构 ,再结合其内部功能单元 ,分析了其指令流水的过程 ,最后 。

分布式S4系统处理器间通信的设计与实现

本文首先在简单分析了分布式应用中影响网络通信延迟两个因素基础上，提出了分布式Ｓ４系统中处理器间智能化通信代理实现策略及实现技术．

IXP4××处理器在家庭网关中的应用

本文首先较为详细的对Intel公司IXP4××网络处理器的结构和各自的特点进行了分析,随后在IXDP4 2 5评估板上进行Linux开发,给出了一个过程示例,最后提出了用IKE在其上建立一个家庭-企业VPN的方案。

利用微处理器实现MPEG-4视频解码

在分析ARMITDMI结构基础上,详细阐述了如何对微处理器ARM7TDMI进行优化以实现MPEG4视频解码,并给出了实验结果。

FPGA实现的基4FFT处理器高效排序算法研究

在FFT处理器的设计中,蝶形处理部件是关系整个处理器运行速度与资源的核心部分。对于1 0 2 4点的FFT复数浮点运算,本文旨在提出一种高效的基4排序算法,该算法基于按时间抽取的基4FFT,结合了流水线和并行方式的特点,利用4个循环序列进行时序控制,用3个实数乘法器实现基4蝶形的3次复数乘法,相对于传统的基4FFT算法可以节省75 %的乘法器逻辑资源。实验结果表明,用该算法设计的1 0 2 4点复数基4FFT处理器在1 0 0 MHz的主时钟频率下运算速度为5 1 .2 9μs,满足了FFT运算的高速实时性要求。由于该排序思想可以较方便地扩展到基8或基1 6,但不增加进行一次基本蝶算的时钟周期数,依然是4个,故对于高基数将具有更高的效率。

一“芯”二用——英特尔3.06GHz P4处理器

我们知道,DOS是一个“单用户、单任务”的操作系统,在DOS下,CPU执行的指令永远来自同一个任务/线程,因此那时候CPU并不需要具备同时处理多个任务和线程的能力。进入Windows时代之后,操作系统已经可以同时处理多个任务和线程,然而CPU却依然停留在单用户、单任务的水平,对系统交付给它的任务只能交错执行,当一个任务霸占CPU资源的时候,我们只能无助地等待它执行完毕再处理下一个任务。不过这一切已经改变了,2002年11月13日,英特尔公司在全球同步发行支持超线程技术的P4处理器,它应用0.13微米铜布线工艺,开发代号“Northwood”,起跳频率3.06GHz,拥有12kB—级追踪缓存和8kB一级数据缓存、512kB的二级缓存,具备增强的浮点/多媒体单元、高级传输高速缓存、指令跟踪高速缓存、

CEVA推出业界首款面向软件无线电的向量处理器 DSP内核进军4G市场

硅产品知识产权（SIP）平台解决方案和数字信号处理器（DSP）内核授权厂商CEVA公司于11月11日宣布,推出业界首款用于4G无线基础设施应用的高性能向量DSP内核CEVA-XC323。CEVA-XC323内核结合了传统的DSP功能和先进的向量处理单元,

基于网络处理器的IPV4转发功能的实现

网络处理器提供了强大的数据处理能力,使得实现线速级的IPV4转发成为可能。本文基于某通信公司的硬件平台,并通过对各种转发表进行微码编程来实现转发功能。

基于MPEG-4和DSP的视频处理器的设计与应用

介绍了MPEG-4标准及其编码原理,讨论了基于通用DSP的硬件设计方案和对MPEG-4源代码进行优化的方法,并给出该视频处理器在煤矿救援系统中的一个实际应用。

基于Cortex-M4处理器的μC/OS-Ⅲ移植分析与实现

介绍了新一代实时操作系统μC/OS-Ⅲ和Cortex-M4处理器,从移植视角出发,系统地分析了μC/OS-Ⅲ的体系结构,详细论述了μC/OS-Ⅲ在基于Cortex-M4内核的STM32F407ZGT6芯片上的移植实现过程。经测试,验证了移植的正确性和稳定性,该移植方法对Cortex-M4构架的其他处理器的移植具有指导意义。

Pentium4处理器的内存层次分析

处理器存储系统的效率对其整体性能有着十分重要的作用。文中介绍了P4处理器内存的体系结构,它包括一级数据Cache、二级Cache、TraceCache;各部分完成的功能以及为提高命中率和降低存取时间,从而提高效率而采取的预取处理机制;P4处理器主要采取具有层次结构的内存设计、大容量的二级Cache和在跟踪Cache中采用预取处理机制的方法来提高Cache的命中率和降低未命中的代价来缩短处理器的访问时间,最终达到提高处理器整体性能的目的。

高速基-4FFT处理器的设计与实现

针对卫星导航基带信号处理应用,基于FPGA技术实现基-4FFT处理器,并对各功能单元进行分析。提出的FFT处理器采用流水型结构,输入单元采用乒乓操作,可实现数据连续输入;每级之间采用延迟整序输出,减少RAM资源的消耗并提高了速度;优化蝶形运算采用9个实数乘法器,减少了复数乘法单元的使用,旋转因子寻址方式更简单。实验结果表明,在100MHz时钟下,4096点的FFT转换时间仅为10.335μs,速度比Altera的FFT处理器IP核提高了60%。

基于ARM处理器的PC/104处理器模块的开发

PC/104是一种专门为嵌入式应用而定义的总线。本文介绍的是一种基于LPC2129ARM处理器的PC/104模块,介绍了利用ARM处理器开发PC/104处理模块的基本结构、总线技术、串行通信接口以及驱动程序,为ARM处理器在PC/104领域的应用提供了一种新的思路。