期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的高速多路数据采集系统的设计
被引量:
49
1
作者
杨林楠
李红刚
+1 位作者
张丽莲
彭琳
《计算机工程》
CAS
CSCD
北大核心
2007年第7期246-248,共3页
介绍了基于FPGA的高速多路数据采集系统的设计和实现过程。将该系统应用于电力机车可控硅整流装置实时监测系统中,该系统作为电力机车可控硅整流装置实时监测系统的数据采集前端,在实际运行过程中能够对可控硅的技术状态进行确认,检测...
介绍了基于FPGA的高速多路数据采集系统的设计和实现过程。将该系统应用于电力机车可控硅整流装置实时监测系统中,该系统作为电力机车可控硅整流装置实时监测系统的数据采集前端,在实际运行过程中能够对可控硅的技术状态进行确认,检测效果良好。
展开更多
关键词
fpga
vhdl
数据采集
高速多路
并行151
EPP模式
下载PDF
职称材料
用FPGA实现53位数据流的编解码和纠错
2
作者
秦东伟
郭江宇
《电脑开发与应用》
2003年第5期31-33,共3页
以工程为背景 ,介绍了基于 ISE平台 VHDL语言设计采用 FPGA实现 5 3位数据流的编解码和错误码的纠检错的方法 ,此方法采用并行处理 ,处理能力强 ,复杂度低 。
关键词
数字通讯
信道
抗干扰
fpga
53位数据流
编码
解码
纠错编码
下载PDF
职称材料
基于FOUNDATION环境下并行接口电路设计与仿真
3
作者
李正光
《工业控制计算机》
2003年第9期21-22,共2页
提出了Foundation集成环境下使用VHDL硬件描述语言设计并行接口电路的方法,以实现数据高速双向传输,并节省硬件开销。给出了接口电路的VHDL示例程序与仿真波形。
关键词
并行接口电路
设计
仿真
功能结构
接口控制器
FOUNDATION
下载PDF
职称材料
高速JTAG在线仿真器设计
被引量:
1
4
作者
余骏
党云飞
《计算机工程》
CAS
CSCD
北大核心
2011年第24期228-229,共2页
给出联合测试行为组织(JTAG)边界扫描技术的概念,说明JTAG关键组件及相关的指令,介绍实际开发的通用JTAG在线仿真器。该仿真器在基于计算机并口的JTAG在线仿真器基础上进行改进,加入现场可编程门阵列,利用并口并行传输的优势,克服传统J...
给出联合测试行为组织(JTAG)边界扫描技术的概念,说明JTAG关键组件及相关的指令,介绍实际开发的通用JTAG在线仿真器。该仿真器在基于计算机并口的JTAG在线仿真器基础上进行改进,加入现场可编程门阵列,利用并口并行传输的优势,克服传统JTAG在线仿真器的速度局限性。通过自定义的通信协议,提高通信的可靠性和安全性,同时达到比传统JTAG在线仿真器更优的性能。
展开更多
关键词
联合测试行为组织
边界扫描单元
现场可编程门阵列
并口
仿真器
下载PDF
职称材料
题名
基于FPGA的高速多路数据采集系统的设计
被引量:
49
1
作者
杨林楠
李红刚
张丽莲
彭琳
机构
云南农业大学基础与信息工程学院
出处
《计算机工程》
CAS
CSCD
北大核心
2007年第7期246-248,共3页
基金
云南省自然科学基金资助项目(2003C0045M)
云南省教育厅科学研究基金资助项目(03Z422D)
文摘
介绍了基于FPGA的高速多路数据采集系统的设计和实现过程。将该系统应用于电力机车可控硅整流装置实时监测系统中,该系统作为电力机车可控硅整流装置实时监测系统的数据采集前端,在实际运行过程中能够对可控硅的技术状态进行确认,检测效果良好。
关键词
fpga
vhdl
数据采集
高速多路
并行151
EPP模式
Keywords
fpga
vhdl
Data gathering
High speed multichannel
parallel port
EPP
分类号
TP311 [自动化与计算机技术—计算机软件与理论]
下载PDF
职称材料
题名
用FPGA实现53位数据流的编解码和纠错
2
作者
秦东伟
郭江宇
机构
北方自动控制技术研究所
出处
《电脑开发与应用》
2003年第5期31-33,共3页
文摘
以工程为背景 ,介绍了基于 ISE平台 VHDL语言设计采用 FPGA实现 5 3位数据流的编解码和错误码的纠检错的方法 ,此方法采用并行处理 ,处理能力强 ,复杂度低 。
关键词
数字通讯
信道
抗干扰
fpga
53位数据流
编码
解码
纠错编码
Keywords
fpga
,data code flow,reliability,
parallel
processing,system programming,
simulation
analysis,
vhdl
分类号
TN914.3 [电子电信—通信与信息系统]
TN911.22 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
基于FOUNDATION环境下并行接口电路设计与仿真
3
作者
李正光
机构
湖南怀化学院物理系
出处
《工业控制计算机》
2003年第9期21-22,共2页
基金
国家部委项目资助(41323020109)
文摘
提出了Foundation集成环境下使用VHDL硬件描述语言设计并行接口电路的方法,以实现数据高速双向传输,并节省硬件开销。给出了接口电路的VHDL示例程序与仿真波形。
关键词
并行接口电路
设计
仿真
功能结构
接口控制器
FOUNDATION
Keywords
parallel port
,
vhdl
,
fpga
,
simulation
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
高速JTAG在线仿真器设计
被引量:
1
4
作者
余骏
党云飞
机构
复旦大学微电子研究院
出处
《计算机工程》
CAS
CSCD
北大核心
2011年第24期228-229,共2页
文摘
给出联合测试行为组织(JTAG)边界扫描技术的概念,说明JTAG关键组件及相关的指令,介绍实际开发的通用JTAG在线仿真器。该仿真器在基于计算机并口的JTAG在线仿真器基础上进行改进,加入现场可编程门阵列,利用并口并行传输的优势,克服传统JTAG在线仿真器的速度局限性。通过自定义的通信协议,提高通信的可靠性和安全性,同时达到比传统JTAG在线仿真器更优的性能。
关键词
联合测试行为组织
边界扫描单元
现场可编程门阵列
并口
仿真器
Keywords
Joint Test Action Group(JTAG)
boundary scan cell
Field Programmable Gate Array(
fpga
)
parallel port
simulator
分类号
TP337 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的高速多路数据采集系统的设计
杨林楠
李红刚
张丽莲
彭琳
《计算机工程》
CAS
CSCD
北大核心
2007
49
下载PDF
职称材料
2
用FPGA实现53位数据流的编解码和纠错
秦东伟
郭江宇
《电脑开发与应用》
2003
0
下载PDF
职称材料
3
基于FOUNDATION环境下并行接口电路设计与仿真
李正光
《工业控制计算机》
2003
0
下载PDF
职称材料
4
高速JTAG在线仿真器设计
余骏
党云飞
《计算机工程》
CAS
CSCD
北大核心
2011
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部