超高速FFT处理器的设计与实现

高速傅里叶变换(FFT)处理器的设计是实时信号处理系统的核心问题。本文基于现场可编程门阵列FPGA(FieldProgrammable Gate Array),采用并行处理和单路延迟反馈SDF(Single-path Delay Feedback)流水线技术相结合的方法,设计了高速FFT处理器。该处理器内存资源消耗较并行结构有所减少,运算速度较单独的SDF流水线结构有所提高。建立了处理器的算法和设计模型,并根据模型对处理器各组成模块进行了优化设计,在保证处理器速度的同时,减小了资源消耗,其工作频率可以达到150 MHz,数据率超过600 Msps,软件仿真结果和实验室硬件平台测试验证了设计的可行性。

高速自适应光学波前处理器─—流水式多SIMD结构

自适应光学波前处理器是自适应光学系统的核心部件之一，它必须实时完成自适应光学系统中所有信号处理任务．本文在对波前复原算法分析的基础上，根据算法内在的并发性，提出一种流水式多SIMD（单指令多数据流）并行处理结构．这种结构可以使波前处理器完成对帧频为850Hz，象素点为128×128视频图像的实时处理，整个系统的处理延迟小于1／4帧周期．

一种易于硬件实现的运动估计算法及其VLSI实现

综合考虑硬件成本和运动估计的精度,提出了一种易于硬件实现的运动估计算法,称之为分层准全搜索法.在串行输入以100%效率并行处理的硬件结构的基础上,进一步采用并行处理结构和流水线处理的方式,并结合了分层搜索的思想.所使用的硬件资源是全搜索法的四分之一,而且降低了系统时钟,从而降低了成本.实验结果表明算法得到的PSNR和全搜索匹配法可比,比其他快速搜索算法要好.文中结合H 263图像编解码器的实现,提出了一种并行处理时的数据存储方案,大大节省了片内存储器,从而又节省了系统功率和成本,已用FPGA实现了这种算法.

高速Viterbi处理器——流水式块处理并行结构

本文提出一种流水式块处理并行Viterbi处理器,可以得到LM倍增速(M为流水级数,L为块长度),为达到更高速的Viterbi处理器提供了新型的并行结构。它可用Systolie阵列构成,因而适于VLSI实现。

一种微光电视图像预处理方法的硬件实现

介绍了一套微光电视图像的预处理系统。本系统采用了噪声抑制 ,图像局部和全局增强的算法 ,并以流水线结构和并行处理结构实现 ,充分利用了大规模可编程器件和DSP芯片的资源 ,解决了一般视频信号处理计算量大、难以达到实时性要求的问题。该系统在现场试验中 ,取得了非常好的效果 。

双端口RAM在多处理器系统的应用研究

作者依据信号处理任务的特点，采用模块化设计方法，实现了一个由１４片处理器构成的多处理器系统［１］。本文着重论述用多端口ＳＲＡＭ进行该系统数据共享机制的设计。

一种自适应阵列信号处理算法的高速实现

阐述了一种自适应抗干扰阵列信号处理系统的高速实现.算法采用基于QR分解的最小二乘算法,在系统的设计中采用了ARLA技术.ARLA技术通过引入并行机制把串行的自适应阵列信号处理算法转换成了并行的自适应阵列信号处理算法.ARLA技术的采用使基于QR分解的最小二乘算法具有优良的流水粒度.文章阐述了系统的硬件构架,该构架的宏单元可以由能够完成Givens旋转的CORDIC运算单元来充当,而且可以在不损失收敛速度的前提下达到很高的采样速率.

高速信号处理系统及其在弱信号检测中的应用

依据水下信号处理任务的特点，结合流水线处理和并行处理，采用模块化设计方法，实现了一个由 １片 ８０８６ 微处理器和 １ 片高速数字信号处理器 Ｔ Ｍ Ｓ３２０ Ｃ２５ 构成的高速信号处理系统。该系统的峰值运算能力为２６ 亿次以上的整数操作。该系统能够实时实现信号的空间处理和时间处理等，并在水下弱信号检测中得到应用，取得了良好的结果。

面向视觉处理的并行体系结构

视觉处理任务的复杂性决定了算法及体系结构的复杂性,并行处理是计算机视觉领域的重要课题。本文首先分析了视觉计算机任务的特点,讨论了适于不同视觉处理层次的体系结构,提出了多层次、面向任务、紧密耦合的并行结构,并选择流水线结构的图象处理计算机PIPE为低层与部份中层视觉处理、transputer网络为中层和高层处理构成了一个完整的视觉处理并行系统。

面向流场计算的专用超级计算机体系结构研究

本文在对流体力学等一类大型计算问题的并行计算模型进行分析的基础上,提出了一种可以实现大规模并行处理的专用超级计算机体系结构方案。该系统由一台宿主机和一个多计算机阵列组成一台个人超级计算机。利用专用性,减小复杂性,提高并行性是系统的主要特色。系统采用二维超环结构作为计算机结点之间的互连结构,反映了计算中数据交换的局部性特点,具有好的通信性能。每个计算机结点本身又采用流水线向量处理结构,从而将高层次的多机并行与低层次的向量处理相结合,实现了大规模的并行计算。本文讨论了系统的软、硬件结构并研究和评价了通信性能。

当代DSP及其在现代通信应用中面临的挑战

本文首先从数字信号处理算法的运算特点出发,讨论了数字信号处理运算对DSP硬件性能的要求,当代DSP面临的现代通信的挑战,以及在硬件体系结构上所采取的相应措施,并介绍了DSP在通信中的应用及发展趋势。

基于FPGA的AVS帧内预测电路设计

提出了一种AVS高清视频编码器帧内预测模块硬件结构。通过对AVS帧内预测各个预测模式的分析,设计了帧内预测编码流水线结构和模式预测运算单元电路。根据各预测模式的编码运算关系,合理安排流水线结构,采用8 bit数据并行流水处理,实现了高清视频帧内预测实时编码。将除Plane模式之外的其他预测模式采用同一硬件电路来实现,对运算比较复杂的Plane模式单独设计了硬件结构,节省了硬件资源。

并行结构的AVS帧内预测编码器

分析了AVS高清实时帧内编码的实现难点,提出一种基于并行流水的AVS帧内预测编码器硬件架构。提前模式抉择,实现整数变换和量化模块的流水处理,以及预测部分的六路并行数据通路的流水处理,提高了数据处理能力。另外,在分析AVS帧内预测各模式算法的基础上,将亮度块和色度块具有相同预测值求解算法的模式共用同一个预测器,优化资源利用。实验结果表明,该电路在49MHz时钟下工作时,能够实时编码1280×720,25帧/s的视频图像。

流水线结构在数据采集中的应用

从分析数据采集与监视系统的特点出发，讨论了流水线结构在数据采集与监视系统中的应用，探讨了流水线结构的几种工作方式，以及在每种工作方式下的速率和优缺点，最后提出了一种利用流水线结构提高采集速率的方案。

基于多GPU的三维Kirchhoff积分法体偏移

提出3种策略挖掘三维Kirchhoff积分法体偏移在众核GPU(图形处理器)上的并行性.首先,使用数据传输线程和GPU计算线程构造流水线并行框架,基于此框架直接实现异步输入输出(I/O)以减少GPU和网络存储之间数据传输所需的时间;其次,使用GPU的线程满载策略以使指令吞吐量最大化;最后,应用纹理缓存和常量缓存来减少片外存储器访问,并使用固定功能单元计算超越函数.实验结果表明:相比于IntelXeon E5430CPU上的算法串行版本,在nVidia Tesla C1060GPU上的优化算法实现了约20倍的加速比.比较了算法在3种不同GPU架构上的性能,并给出了CPU与GPU结果在0.5×10-4误差限下仅0.3×10-5的浮点数绝对误差.