基于PCIE的多嵌入式人工智能处理器低延迟数据交换技术

针对多嵌入式人工智能(Artificial Intelligence,AI)处理器板卡之间的任务调度和数据交换冲突以及提高多板卡堆叠扩展时的可靠性和运行效率问题,文中提出了一种虫洞交换结构多嵌入式人工智能处理器高速数据交换技术和数据帧结构的解决方法。该方法基于PCIE(PCI Express)高速数据接口,将数据以数据单元的形式进行信息传递,并设计多重权重决策算法避免数据传输中的冲突,实现任务的并发多线程处理。搭建FPGA(Field Programmable Gate Array)平台进行设计和测试,结果表明PCIE的传输带宽利用效率达到了85%以上,数据交换延迟小于20μs,系统中断任务响应平均最大延迟时间为8.775μs。该技术适用于多处理器协同的高速交换电路,可扩展至混合PCIE和RapidIO交换电路结构。

基于PCIe的高精度低杂散信号源设计

为了在动态压力测试系统中提供1种精度高、便携式与可靠性强的信号源以完成校准测试工作,通过采用现场可编程门阵列(FPGA)芯片作为控制核心,设计了1种高精度、低杂散的信号源。基于直接数字式频率合成器(DDS)基本原理,利用高速串行计算机扩展总线(PCIe)标准发送上位机指令及大量波形数据,通过16位的4通道模数转换芯片DAC8544输出各类型信号。采用Xilinx提供的DDS Compiler知识产权(IP)核与Block Memory Generator知识产权(IP)核实现任意信号及调制信号的输出,以减少设计电路体积。此外,提出引用有限长单位冲激响应(FIR)滤波器插值滤波与相位抖动技术,对输出杂散进行了处理。试验结果表明,信号源频率范围为10 Hz~10 MHz,幅值±5 V可调,无杂散动态范围优于60 dB,频率误差在0.05%以内。该信号源输出信号精度高、杂散低,具有实际的应用价值,也可用于航空发动机、汽轮机等其他动态测试领域。

中标麒麟下基于PCIe总线的时统板驱动实现

时统板作为保证时间同步的板卡在装备系统上有着重要的应用,具有高精度、小型化特点。外设部件互连高速串行标准(PCIe)总线有效提高了数据传输的速率和质量,因此基于PCIe总线的时统板能保证时间同步的可靠性。在中标麒麟操作系统下实现PCIe时统板驱动,设计了使用时统板定时给本地时间校时的服务。通过对比直接读取时统板时间与读取被时统板定时校准的本地时间的误差,说明了所设计的时统板驱动稳定和有效;同时,拓展了时统板应用。

Linux下PCI-Express驱动研究

外设部件互连标准(PCI)是目前个人电脑中使用最为广泛的接口,其位宽为32位或64位,工作频率为33 MHz,最大数据传输率为133 MB/s(32位)和266 MB/s(64位)。PCI-E是PCI最新的发展方向,其具有串行、点对点传输,每个传输通道独享带宽、支持双向传输模式和数据分通道传输模式等特点;在PCI-E 3.0规范中,X32端口的双向速率高达320 Gbps,可以满足新一代的I/O接口需求。

一种基于PCIE总线的DMA引擎研究

针对目前卡板与主机系统之间存在数据传输过程中吞吐量过小,导致系统处理器速率慢的不足,提出了一种高性能的直接存储器访问(Direct Memory Access,DMA)引擎架构设计方案.首先,就改进后的分散聚集DMA传输模式提出了DMA单核引擎构架;然后,在兼容Xilinx FPGA 6、7系列的DMA单核引擎构架基础上提出了由两个PCIE IP核通过x8通道与PCIE桥并行使用的双核DMA引擎设计方案;最后,用Virtex-6 FPGA开发板对Xilinx PCIE Gen2进行DMA引擎性能测试.经测试,DMA单核引擎的吞吐量最高可达3721 MB/s,与此同时,双核引擎能达到6925 MB/s,约为单核引擎的2倍,达到了设计要求.该设计具有良好的稳定性,可广泛应用于卫星遥测、无人机入侵数据获取、雷达系统等高速数据采集系统.

基于FPGA的PCIe接口逻辑设计与实现

为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于RootPort仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1620 MB/s,DMA读速率最高可达1427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。

基于PCIE密码模块在可信平台上的研究

为满足密码模块在可信平台上的应用需求,采用高速通信接口PCI-Express与密码模块连接,从应用层到硬件层进行三点改进:在应用层中,创建密码服务函数动态库;在系统层中,对设备驱动程序进行功能扩展(实现多用户机制);在硬件层中,对传输的数据进行命令包格式封装。密码模块以DMA(directional memory access)块传输方式读取数据,实现多用户操作。实验结果表明,密码算法处理速度达到了预期的吞吐率。

基于PCIe的无线电数据传输接口实现

基于快速外围设备互连(peripheral component interconnect express,PCIe)设计一种无线电数据传输接口,以提高无线电宽带记录仪的数据传输速率。分析PCIe总线协议的时序关系,以赛灵思公司的现场可编程门阵列(field programmable gate array,FPGA)为载体,采用其内部的PCIe核,设计PCIe数据传输接口中的直接存储器读取(derect memery access,DMA)控制模块、寄存器控制模块、数据发送模块和数据接收模块程序。在Vavido平台上,利用在线逻辑分析仪抓取波形,时序分析结果显示,接口程序设计合理,传输系统稳定可靠,可以实现无线电数据的高速传输。

高性能CPCIe总线主模块散热热管设计与分析

随着抗恶劣环境计算机技术的发展,计算机性能提高的同时对散热的要求也越来越高。传统的冷板被动散热方式已无法满足高性能模块的散热需求,因此,热管技术急需应用到抗恶劣环境计算机系统中。将热管技术与高性能紧凑型外设部件互连(快速)(CPCIe)、高性能计算架构设计技术相结合,提出了一种CPCIe主模块热管散热技术,并对其进行理论分析、设计和试验验证。该技术已成功应用,经测试能够有效提高主模块的散热性能。

第三代I/O总线结构(3GIO)的研究

从PCI局部总线的局限出发,介绍一种最新的计算机总线标准3GIO,重点叙述了3GIO的技术突破和先进特性,对基于3GIO的PC内部数据传输作了技术分析,对3GIO总线标准的应用作出了预测.

密码卡虚拟化技术研究与实现

密码卡是一种密码设备,位于网络安全平台的物理层,通过各种密码算法为上层应用系统提供加解密、数字签名等密码运算服务。从云计算安全方面考虑,密码卡需要具备高速运算的特点,并且需要通过虚拟化技术实现高并发性。密码卡作为输入/输出(Input/Output,I/O)设备面临的挑战是,如何在虚拟化的情况下获得良好的I/O性能并有效地共享I/O设备。目前I/O虚拟化技术的发展相对滞后,影响了虚拟机的整体性能。基于此,该文提出了3种密码卡虚拟化设计方案,实现了基于现场可编程门阵列(FPGA)的软件虚拟化密码卡和基于单根I/O虚拟化技术的硬件虚拟化密码卡。在实际应用中,虚拟化密码卡通过高速外设部件互连标准(PCI-E)总线内置于服务器中,具备高性能并且通过软件调度可以被多用户共享。结果表明,该技术可应用于金融、电信等信息安全领域,具备广阔的应用前景。