基于AMBA总线的高性能QDRⅡ SRAM控制器设计

针对高速网络的需求,介绍了一种高速静态存储器QDRⅡSRAM,设计了一种基于AMBA总线的高性能QDRⅡSRAM控制器IP,具有良好的接口兼容性和可移植性。使用了深度为8×72位的写出FIFO与8×72位读入缓冲,增加了系统存取的效率,设计通过仿真及实际验证,能够良好应用于系统时钟为800 MHz的SOC环境中,满足功能和时序要求。

QDRⅡ+SRAM PHY模块的设计研究

存储器与控制器的接口模块在如今多倍速率存储器(DDR,QDR等)中作为存储体和控制器之间信号的中转站起着至关重要的作用,接口模块通过时序的校准和数据的串并转换保证了高速数据有效的传输.研究了应用于网络设备的四字突发72Mb×36bQDR(4倍速率)Ⅱ+SRAM存储器接口的读写时序,针对其与控制器的接口协议详细论述了一种接口模块电路的实现方案,在500Mhz频率下完成了逻辑设计与验证以及版图物理设计工作.采用的移相时钟和延时校准机制提高了高速存储系统数据采集的可靠性.在tt,ss,ff三种不同器件端角下的验证结果满足四字突发QDRⅡ+SRAM存储器接口电路的时序和功能要求.该设计基于ASIC设计流程,模块面积小,功耗低,能够作为IP方便地应用于大型片上系统(system on chip,SOC)设计中,具有可移植性.

QDR—Ⅱ SRAM在高速数据采集系统中的应用

随着数字通信技术的发展，对高速大容量数据存储的要求越来越高。本文在分析QDR-Ⅱ SRAM的存储器结构和主要操作时序的基础上，详细介绍了QDR—Ⅱ SRAM控制器的设计以及在高速数据采集系统中的应用。

QDRⅡ SRAM控制器研究及其应用

基于内嵌QDRII SRAM控制器读/写状态机和物理接口设计的复杂性,详细论述了其实现的具体细节,包括burst2和burst4读写状态机的设计,物理接口读写通路的设计以及延迟校准的设计等。而且为了验证在系统环境下QDRⅡSRAM控制器的读写功能,设计了RapidIO到QDRⅡSRAM控制器的burst4接口,实现了带RapidIO接口的DSP、PowerPC等各类主机对于高速burst4 QDRⅡSRAM的读写访问。Xilinx FPGA内嵌的QDRⅡSRAM控制器实现了高速QDR协议,完成对QDRⅡSRAM的精确校正和高速数据的读写。

赛普拉斯推出QDRⅡ＋和DDRⅡ＋SRAMs系列样片

赛普拉斯半导体公司宣布其已开始提供Quad Data RateⅡ＋（四倍数据率Ⅱ＋）和DDRⅡ＋（双倍数据率Ⅱ＋）SRAM系列器件样片。该新型存储器芯片提供了高密度和高带宽，比现有的QDRⅡ和DDRⅡ产品的系统级带宽提高50％之多。这些新型存储器将加速各种数据密集型应用的读写功能，其中包括交换机、路由器、服务器、存储设备、无线基站和测试设备等。

QDR SRAM控制器的设计与FPGA实现

介绍一种新型静态存储器———QDR(Quad Data Rate)SRAM的存储器结构、与系统的接口连接、主要的操作时序。参考实际QDR存储器内部组成,利用FPGA实现存储器控制器的设计实现。旨在通过FPGA的快速、灵活、容易修改的特点,设计并实现在高速数据通信系统中,QDR静态存储器用于处理器和接口连接的外设之间的数据交换。着重分析QDR控制器的读/写操作状态机。

FPGA中QDRII+SRAM FIFO接口设计

为了实现模块化设计,缩短FPGA的开发周期,提出了基于Xilinx Virtex-7 FPGA的QDRII+SRAM FIFO接口设计方案。借鉴标准FIFO的设计思想,结合QDRII+SRAM控制器的特点,设计基于QDRII+SRAM控制器的FIFO接口。通过原型机测试,验证了该接口不仅具有标准FIFO的功能,而且具有存储空间大等优势。

DDRⅡ SRAM控制器的设计与FPGA实现

介绍一种新型静态存储器——DDRⅡSRAM(静态随机存储器)的存储器结构、与系统的接口连接、主要的操作时序。为实现动态背景信号生成,节省FPGA(现场可编程门阵列)内部资源,引入DDRⅡSRAM存储基带信息,通过DDR控制器控制基带信息高速读取,实现信号生成。深入分析实际DDRⅡSRAM工作原理及内部组成,利用FPGA实现存储器控制器的设计。基于软件无线电思想,通过它的快速、灵活、容易修改的特点,设计并实现在高速数据通信系统中,DDRⅡSRAM用于处理器和接口连接的外设之间的数据交换。FPGA芯片选用XILINX公司的VIRTEX-4芯片,存储器选用CY7C1420系列芯片。从设计仿真和实验板调试结果可验证,存储器具有很高的传输速度和稳定性能。该实验成果已用于某动态背景信号生成系统中。

DDRⅡ SRAM在超宽带雷达信号生成中的控制设计与实现

介绍了一种新型高速静态存储器——DDRⅡ SRAM(Double Data Rate)的存储器结构、端口设计,并在硬件平台上实现了存储器单时钟读写模式下不同读写时钟的控制实现。该方案实现了工程设计中动态数据的实时更新,并在超宽带雷达信号生成过程中对雷达特征数据的高速读取和实时更新验证了其可行性。

利用QDR SRAM和FPGA实现雷达动目标显示的方法

动目标显示是现代雷达重要的频域信号处理措施。本文在FPGA信号处理平台上,用QDR SRAM作为雷达多周期数据存储器件,实现了动目标处理功能。该系统可以可靠地实现对QDR SRAM的读写控制,实时地完成动目标对消等信号处理功能,在实际工程中得到了应用。

基于V93000系统的高速QDR SRAM存储器测试方法

为满足当今的高速网络中高带宽、高密度存储器要求,四倍数据速率静态随机存取存储器(QDR SRAM)广泛应用于路由器、交换机、集成器、网络卡等互联网设备中。QDR SRAM在双倍数据速率存储器(DDR)的基础上,具有独立的数据输入端口和数据输出端口,在脉冲信号的上升沿和下降沿都可以处理数据资料,读写控制、读写地址分离,与DDR相比操作起来更简便。但同时QDR因其数据传输速率高、存储容量较大,使得如何对其性能进行精确评价成为存储器类器件测试的一个亟待解决的难题。文中以GSI公司的GS81302D37GE-300I型芯片为例,介绍了一种基于爱德万公司V93000测试系统进行高速QDR SRAM电路测试的方法,依托V93000测试系统的可编程阻抗匹配特性及存储器专用测试软件包等对其性能进行高效、准确地评价,以满足高速QDR SRAM各项指标的评估要求。

Cypress一举推出72-Mbit QDR-II/DDR-II SRAM样片

由于通信与手持电子装置的需求推动,全球SRAM市场预计在2005年再度缔造高峰.一直致力S R A M技术创新的赛普拉斯(Cypress)公司,于QDR-Ⅱ/DDR-ⅡSRAM存储器技术上取得新的突破:Cypress半导体公司日前宣布,开始向客户提供其新型72-MbitQDR-Ⅱ(四倍数据率)和DDR-Ⅱ(双倍数据率)系列器件样片,这些新型QDR存储器使得各种数据密集型应用(包括交换器、路由器、服务器、存储工具、无线基站和测试设备)中的读/写能力得以提升,极大地改善了网络交换和路由选择系统以及无线基站和测试设备的功能.

赛普拉斯推出72Mb QDR SRAM

赛普拉斯半导体公司(Cypress)日前宣布：已开始向客户提供其新型72Mbit QDR-II(四倍数据率)和DDR-II(双倍数据率)系列器件样片，这是目前世界上密度和带宽最高的SRAM。Cypress推出的这些新型存储器芯片实现了高达50％的系统级带宽增幅，并使各种数据密集型应用(包括交换器、路由器、服务器、存储工具、无线基站和测试设备)中的读／写能力得以提升。

NiosⅡ处理器的两类外设接口设计

介绍如何在基于NiosⅡ的SOPC中将存储器型外设和寄存器型外设接入Avalon总线以构建基于NiosⅡ嵌入式处理器的SOPC的方法,以及Avalon总线规范及两类外设的地址对齐方式。针对存储器型外设SRAM及寄存器型CH372设计其相应的接口,并将添加相应外设生成的SOPC,在Altera公司的CycloneⅡ EP2C20型FPGA器件上进行了验证。该设计在实际工程应用中已正常使用。

基于Nios Ⅱ的井下静态随机存取存储器管理

针对测井仪器中高速数据缓存的问题,提出了一种基于Nios Ⅱ的静态随机存储器(Static Random-Access Memory,SRAM)控制器的IP核的设计方法,详细介绍了IP核的设计和实现过程并基于一定的硬件平台对SRAM控制器IP核的稳定性进行了测试;测试结果表明,所设计的SRAM控制器IP核能够在高温环境下实现对SRAM的有效管理而且通过修改配置参数就可应用在不同位宽和容量的SRAM上且运行稳定;该设计不仅实现测井仪器中高速数据缓存的管理,也提供了一套SRAM选型测试系统;另外设计介绍的可编程片上系统(System-on-a-Programmable-Chip,SOPC)开发流程对其它SOPC系统开发也具有一定的参考价值.

72Mb高性能SRAM

用于新一代通信网络内高端路由器和交换机的高速SRAM系列不仅符合QDR联盟行业标准要求，还实现了72MbQDR Ⅱ＋和DDRⅡ＋的业内最高工作速度，并且包含72MbQDRⅡ和DDRⅡSRAM器件。

新型液晶立体显示屏驱动电路的研制

为了制作不需要立体眼镜的自动立体显示器,文章对显示屏驱动电路进行了研究,并调查了多种立体显示屏上像素和图像的排列规律及立体输入信号的具体格式,制作了立体信号变换电路,该电路主要由FPGA和QDRSRAM构成,放在Scaler和LVDS电路之间,对输入信号进行处理,最终发送到显示屏中相应的像素上。此电路可以适应多种液晶立体显示屏,并兼容多种立体信号源。通过实验表明整体技术和方案是成功的,可用于改进各种车辆、舰船和飞机的显示系统。

多队列FIFO的设计及其在核心路由器中的应用

提供服务质量保证是目前Internet的重要研究课题之一,而在核心路由器上实现区分的服务质量保证则主要体现在对优先级队列的调度上。文章在分析QDR-SRAM操作时序的基础上,详细介绍了利用FPGA和QDR-SRAM实现多队列FIFO的设计方案,并讨论了通过利用该设计在核心级路由器中实现支持优先级调度的方案。在实际应用中,这种方案的硬件实现简单而且性能良好。

存储器件

QDR/DDR SRAM赛普拉斯推出采用65nm线宽的Quad Data Rate （QDR）和Double Data Rate（DDR）SRAM器件样品。新推出的72Mbit QDRⅡ、QDRⅡ＋、DDRⅡ和DDRⅡ＋存储 器采用了赛普拉斯合作伙伴制造商UMC开发的工艺技术。新型SRAM实现了目前市场上最快的550MHz时钟速度，