高安全电子设备中RAM测试算法的设计与实现

为了满足航空高安全电子设备领域的高可靠性和高安全性,解决内存故障给系统带来的不稳定性,针对内存的故障类型和典型的内存测试场景,设计出一种按数据总线、地址总线、存储单元划分功能电路,以总线宽度(字或双字)为测试基准,结合字内组合故障测试码的RAM测试算法。算法通过设置测试步进量调整存储单元测试地址的跨越幅度,满足不同测试场景对测试时间的需求。通过在一些型号项目的上电检测、内存故障定位等应用场景中的验证,算法的时间性能、错误检测率和可配置性等均能满足要求。

双口RAM读写正确性自动测试的有限状态机控制器设计方法

通信错误将会造成小型PLC系统运行异常.双口RAM是系统中ARM与FPGA通信的桥梁,为了自动测试双口RAM的读写正确性,提出一种对双口RAM的读写正确性进行自动测试的有限状态机控制器的设计思路,设计有3种读双口RAM存储单元内容的方式,10组测试数据可供选择,建立了3种状态的有限状态机,确定了状态间的转换条件;状态机在读状态时,能够从B口读出数据通过LED灯显示,同时允许ARM高速读取A口数据并与所选择的测试数据进行比较.应用Verilog硬件描述语言编程设计了FPGA硬连接电路,经综合仿真测试,有限状态机能够自动有效地完成测试功能,展示出操作便利特点,提高了测试效率.

适用于1553总线协议的内建自测试实现

提出了一种适用于1553总线协议的内建自测试实现方法。该方法在传统协议处理器基础上,增加了用于存储测试向量的ROM、自测试逻辑电路及测试寄存器,能实现1553总线协议处理器的协议逻辑自测试、编解码自测试、RAM自测试,并将测试结果存储到内建自测试状态寄存器1CH中,用户通过访问该寄存器可以随时了解当前自测试的状态或结果。采用理论结合仿真的方法分析了协议处理器的自测试响应,仿真结果表明该协议处理器实现了内建自测试功能,内建自测试结果说明1553协议处理器的协议逻辑和RAM的读写功能均正常。该测试方法有效提高了测试覆盖率,降低了电路测试程序开发的难度。