一种基于RapidIO的虚通道管理方法

分析嵌入式系统通信需求及RapidIO总线通信特点,融合机架内RapidIO网络管理技术,提出了一种适用于大规模嵌入式异构平台的RapidIO虚通道管理方法,利用Zynq芯片作为管理节点,建立RapidIO虚通道。为资源池系统提供了机架内节点高速通信的能力,且为嵌入式系统的通信扩展提供了强力支撑。

面向RapidIO控制器与片上网络的转换接口设计

随着嵌入式处理器性能的不断提升,传统的并行总线互联方案已不能满足日益增长的带宽需求。RapidIO技术缓解了传统互联总线性能缓慢增长和处理器性能高速发展之间的矛盾,同时,片上网络也已成为多核体系结构中最常用的互联结构。为了实现两者之间的数据交互,设计了一种面向RapidIO控制器与片上网络的转换接口,可实现RapidIO控制器的AXI协议到片上网络内部包传输的转换,满足RapidIO设备读/写操作的需求。仿真结果表明,转换接口功能正确、完整,符合设计要求。

一种综合CNI系统RapidIO总线波形远程升级方法

给出一种综合通信导航识别(Communication Navigation Identification,CNI)系统波形远程升级方法,该方法提供了一种利用RapidIO总线进行波形文件远程传输,利用控制器局域网(Controller Area Network,CAN)总线完成波形升级命令控制,利用软件协议完成文件交互及完整性验证,利用子节点模块中央处理器(Central Processing Unit,CPU)完成波形文件的存储更新,实现了CNI系统波形文件远程烧写与升级功能。对于RapidIO总线作为业务总线的综合化系统波形远程升级功能给出一种实用化的高性能解决方法,对于实际工程应用具有重要的参考价值。

一种基于P2020的RapidIO交换网络模块设计

随着时代进步和科技的发展,通用处理器发展迅猛;航电综合化通信系统是由DSP、FPGA、PowerPC、存储设备等构成,单纯提高处理器性能无法满足整体性能的提升的需求。RapidIO总线构架是一种基于高性能包交换的互连高速串行总线技术,主要功能是完成高性能处理器间的高速的传输数据;RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来,RapidIO总线作为嵌入式领域的总线互联标准,以其高性能、低延迟、低引脚数和低功耗等特点,广泛应用于航电综合化通信系统。

一种基于RapidIO总线的FT2000/4多通道数据处理模块设计

近年来,随着航电综合化通信系统的不断发展,其任务量急剧增加,特别是在雷达、电子战、数据链等领域实现的功能日益复杂,对电子信息的处理能力、接口速率及带宽要求越来越高,急需高性能的嵌入式处理平台以及高性能总线互连技术。RapidIO总线构架是一种基于高性能包交换的互连高速串行总线技术,主要功能是完成高性能处理器间的高速的传输数据;RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来,RapidIO总线作为嵌入式领域的总线互联标准,以其高性能、低延迟、低引脚数和低功耗等特点,广泛应用于航电综合化通信系统。

基于RapidIO总线的多源图像处理系统

近年来,图像处理拼接技术在诸多领域得到应用,其中一些应用领域,例如,航空、航天、舰船等,对图像精度和处理速度有较高要求,因此与图像处理拼接相关的硬软件也在不断进行技术迭代和突破。介绍了一种多源图像处理架构及其硬件设计,该系统可实现图像信息获取、预处理、识别、拼接功能,并向上位机完成最终报送。研究对该图像处理系统的整体架构进行了详细描述,介绍了系统中RapidIO总线的工作模式,并从硬件角度介绍了系统核心电路的设计思路。该设计以RapidIO为主要通信总线,能够稳定高效地完成图像获取、预处理、拼接、发送等任务,已在航空领域得到了验证及应用。

信号处理系统中RapidIO网络配置管理方法研究

随着航电系统一体化平台的发展,航电系统中的RapidIO多采用串行I/O和基于交换的拓扑结构。设计了一种基于RapidIO交换网络的信号处理系统,采用PowerPC8548E作为I^(2)C的主设备完成RapidIO交换设备的上电初始化,依据系统的RapidIO网络配置,利用RapidIO维护操作实现对网络上设备枚举和路由配置等功能。这种配置方法灵活,性能优良,不仅能满足系统的应用需求,同时使系统在可重构性、可扩展性、可维护性等性能指标上均获得了显著的改善。

RapidIO在多处理器系统互连中的应用

分析了传统的共享总线技术遇到的困难,介绍了新型总线技术RapidIO。结合实例,分析研究了RapidIO在多处理器系统互连中的应用。

RapidIO交换芯片的静态时序约束设计

静态时序分析是目前通用的芯片时序验证的重要方法,其依赖于时序模型和时序约束。时序约束是检验设计电路时序的准则,好的时序约束可以正确地体现芯片的设计需求。针对RapidIO交换芯片中存在的多时钟域构成、高速通道的高速时钟频率要求,2x/4x绑定模式下多lane时钟同步等的特殊要求,以及较多的跨异步时钟处理存在的问题,文中提出一种多分组的全芯片时序约束,通过设置时钟定义、时钟组定义、端口延迟定义、时序例外和虚假路径等,以及修正和优化必要的setup time/hold time违例,解决RapidIO交换芯片静态时序分析中的时序违例等时序问题,实现时序收敛的目的。实验验证及流片测试结果表明,所有时序路径均满足时序要求,RapidIO芯片的时序约束设计正确、完备。

基于龙芯2K1000处理器和复旦微FPGA的全国产RapidIO解决方案研究

RapidIO总线是基于数据分组交换的高性能系统互联方案,广泛应用于无线通信、军事、超算、医学图像处理和工业控制等多个领域。目前国内使用的RapidIO芯片多来自美国,一旦美国对我国实施相关的断供,则势必威胁到我国的国家安全。文中提出并研究一种基于龙芯2K1000处理器和复旦微FPGA的RapidIO全国产解决方案,并结合具体项目验证了该方案的可行性。

一种机载RapidIO系统的国产化设计

为了满足机载嵌入式系统自主可控要求,针对全国产化软硬件的差异,提出了一种基于RapidIO交换网络的软件通信方法,解决了RapidIO网络管理与通信中间件的国产化适配问题,构建了与进口软硬件一致的应用软件运行环境,最大程度地支持应用软件的可移植、可重用。测试验证与工程应用表明,所提方法支持应用软件从进口芯片到国产化替代的平滑迁移,基于RapidIO总线的通信服务与进口件功能一致,能够有效提升国产化系统的集成效率。

基于Vxworks的PCI-RapidIO桥驱动设计

为了使CPU能通过PCI接口连接到RapidIO系统中,利用PCI-RapidIO桥的硬件设备,在Vxworks操作系统平台上开发该设备的驱动程序。测试结果证明,该驱动程序能在PCI端对RapidIO总线进行操作,实现RapidIO的基本I/O、消息传递、系统启动和多播功能。

基于FPGA的RapidIO-FC转接桥设计

概要:针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接口,对其功能进行验证。给出硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。

基于VxWorks的RapidIO-IP设计与实现

在研究RapidIO互连标准和TCP/IP协议的基础上,设计RapidIO-IP架构,分析VxWorks操作系统中END的工作原理和SBC8641D平台上RapidIO总线的工作机制,对基于RapidIO的END驱动需要实现的几个关键技术进行攻克,成功实现了RapidIO-IP,为RapidIO协议在嵌入式系统中的应用奠定了基础。

基于RapidIO的多源复合数据传输方法研究与实现

无人机系统中搭载多种微波、光电成像设备时,为了实现视频、图片等大量侦察数据实时高速传输至地面指挥终端,在机载数据通信系统中,基于RapidIO高速串行总线协议,提出了一种将多种侦察数据采集、封装组帧、复合下传的设计方法,同时匹配数据链带宽变化,完成侦察信息的实时回传,实现在作战中对战场态势的有效侦察,通过无人机系统试验验证该方法工作稳定可靠,满足系统应用需求。

一种信号处理系统的RapidIO网络管理软件

RapidIO是一种面向高性能嵌入式设备内部互联的技术。针对RapidIO总线高速数据传输导致的服务质量(quality of service,QoS)问题,对信号处理域中数据传输的特点进行了分析,深入研究了网络设备枚举、最优路径分配策略、网络故障处置、上下网状态管理方法,提出一种信号处理系统的RapidIO网络管理软件的设计。测试验证与工程应用表明,所提出的方法在信号处理域中能够有效解决大规模数据传输导致的通信拥堵问题,能够对通信故障进行处置并及时上报网络状态,满足信号处理的高性能、巨量数据的高可靠应用需求。

RapidIO互连技术研究及其模型验证

随着计算机技术的飞速发展,传统总线已远远无法满足目前和未来高性能计算机系统的I/O性能需求。介绍了一种新的基于包交换的I/O互连技术——RapidIO。通过介绍RapidIO协议规范以及将RapidIO和几种新兴高性能I/O互连技术(PCI Express等)的对比,指出了RapidIO在满足高性能计算机系统的I/O性能需求方面的优势,最后给出了RapidIO验证模型并对验证结果进行了分析。

Linux系统下PCIE to RapidIO桥驱动设计与实现

为了使X86架构的CPU能通过PCIE总线连接到Rapid IO系统中,利用PCIE to Rapid IO桥芯片Tsi721的硬件特性,在Linux操作系统下开发该芯片的驱动程序,实现了PCIE总线网络和Rapid IO总线网络的无缝对接。通过实际测试,验证了工作的正确性,并将此应用于某型号二次雷达显控终端中。

串行RapidIO验证模型

片上系统设计中大量使用IP核,其验证是整个系统设计的关键。串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度。该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模型,包括功能仿真模型、硬件验证模型和互操作性验证模型,为SRIO核的验证提供了思路,并建立了SRIO的仿真环境平台和FPGA硬件验证平台。

万兆以太网与RapidIO网络的互连与传输

伴随着各种高性能计算系统的不断发展,所采用的数据传输方式对系统整体性能的影响越来越重要。RapidIO是基于数据包交换的互连架构体系,是能满足各种高性能嵌入式系统需求的一种开放式互连技术标准。介绍了RapidIO的一些基本概念知识以及万兆以太网的发展现状,分析了RapidIO网络和万兆以太网的数据传输过程。介于有些实时数据需要在万兆以太网和RapidIO网络之间进行传输,提出了一种基于万兆以太网和RapidIO网络间数据转换的网关设计。在硬件平台中,充分使用资源设计并实现了10GE-RapidIO协议转换的网关嵌入式软件系统。采用IP-over-RapidIO技术,可以将以太网数据包封装进RapidIO数据包中实现以太网数据包在RapidIO网络中传输,即实现万兆以太网和RapidIO网络的互连互通。这种方法能使用户专注于上层应用开发,不必过多关注于系统底层复杂的强实时RapidIO技术细节。最终通过搭建实验平台对该网关设计的实用性进行了验证。