新型高性能RapidIO互连技术研究

本文较为全面地介绍了RapidIO的主要技术特点 ,从RapidIO的体系结构、系统拓扑结构、物理接口、流控机制、报文特征、性能特点等多个方面对RapidIO互连技术进行了深入研究 ,并提出了一种基于RapidIO互连技术的CC

RapidIO互连技术研究

在典型的嵌入式系统中,难点在于系统互连级,即系统内的不同组件之间通信的速率。作为目前世界上第一个、也是惟一的嵌入式系统互连国际标准,RapidIO互连架构通过定义一种高性能包交换互连技术有效地消除了系统互连瓶颈。文中从多个方面对新一代高速互连技术——RapidIO进行了研究,在介绍其应用的基础上给出了一种利用串行RapidIO实现板间和芯片间互连的系统结构方案。

RapidIO互连技术研究

在典型的嵌入式系统中,难点在于系统互连级,即系统内的不同组件之间彼此通信的速率。作为目前世界上第一个,也是惟一的嵌入式系统互连国际标准,RapidIO互连架构通过定义一种高性能包交换互连技术,有效地消除了系统互连瓶颈。本文从多个方面对新一代高速互连技术——RapidIO进行了研究,在介绍其应用的基础上给出了一种利用串行RapidIO实现板间和芯片间互连的系统结构方案。

新工科背景下网络互连技术课程BOPPPS教学模式探索

分析新工科背景下课程建设遇到的挑战和BOPPPS教学模式的特点,基于以学生为中心的理念,提出网络互连技术课程的BOPPPS教学模式,以具体项目为例阐述实施过程并说明效果。

面向Chiplet集成的三维互连硅桥技术

摩尔定律的发展速度放缓和集成电路产品应用的多元化趋势,共同推动了先进封装技术的快速发展。先进互连技术是先进封装的核心,在高速、高频传输、功耗、超细节距互连以及系统集成能力等方面均展现出显著优势。硅桥技术作为Chiplet以及异构集成封装的重要解决方案,可以以较低的成本实现多芯片间的局部高密度互连,在处理器、存储器、射频器件中被广泛应用。介绍了业界主流的硅桥技术,并对硅桥技术的结构特点和关键技术进行了分析和总结。深入讨论了硅桥技术的发展趋势及挑战,为相关领域的进一步发展提供参考。

硅通孔三维互连与集成技术

随着电子技术的高速发展,更高密度、更小型化、更高集成化以及更高性能的封装需求给半导体制造业提出了新的挑战。由于物理限制,芯片的功能密度已达到二维封装技术的极限,不能再通过减小线宽来满足高性能、低功耗和高信号传输速度的要求;同时,开发先进节点技术的时间和成本很难控制,该技术的成熟需要相当长的时间。摩尔定律已经变得不可持续。为了延续和超越摩尔定律,芯片立体堆叠式的三维硅通孔(TSV)技术已成为人们关注的焦点。综述了TSV结构及其制造工艺,并对业内典型的TSV应用技术进行了分析和总结。

无缆化互连技术发展趋势探究

随着新一代航天器的飞速发展,航天器装备多功能化、高度集成化、一体化、微小型化、轻量化趋势不可逆转,电气互连技术将成为影响和制约新研航天器技术迭代的关键因素之一。文章以传统电缆网互连的现状引出航天器互连系统无缆化的需求,总结归纳国内外互连技术实现无缆化的有效途径及措施,并针对现有无缆化互连技术存在的固有缺陷进行分析,从而推论出无缆化互连技术未来将朝着立体柔性光纤传输互连、非接触高效传输互连、MEMS一体化集成互连、组网多维互连等方向发展的趋势,为先进互连技术的发展提供一定的指导意义。

集成电路互连微纳米尺度硅通孔技术进展

集成电路互连微纳米尺度硅通孔(TSV)技术已成为推动芯片在“后摩尔时代”持续向高算力发展的关键。通过引入微纳米尺度高深宽比TSV结构,2.5D/3D集成技术得以实现更高密度、更高性能的三维互连。同时,采用纳米TSV技术实现集成电路背面供电,可有效解决当前信号网络与供电网络之间布线资源冲突的瓶颈问题,提高供电效率和整体性能。随着材料工艺和设备技术的不断创新,微纳米尺度TSV技术在一些领域取得了显著进展,为未来高性能、低功耗集成电路的发展提供了重要支持。综述了目前业界主流的微纳米尺度TSV技术,并对其结构特点和关键技术进行了分析和总结,同时探讨了TSV技术的发展趋势及挑战。

晶圆级异构集成3D芯片互连技术研究

南京电子器件研究所基于芯片微凸点制备工艺和倒装互连工艺,进行了GaAs,GaN等晶圆级异构集成3D芯片互连工艺的研究,实现了芯片与芯片堆叠(Die to die,D2D)到芯片与圆片堆叠(Die to wafer,D2W)的技术性突破。芯粒间采用耐腐蚀、抗氧化、有良好塑性变形的金凸点作为互连材料。

航天新场景下互连技术发展探究

互连技术在国民经济、社会发展及国家安全中占据重要的地位,广泛应用于航空航天等领域,对我国的国民经济和社会发展具有不可替代的作用。而电气互连则作为互连技术的核心,其传输性能的可靠性直接决定了设备整体的寿命稳定性。针对目前国内外互连技术的发展现状和研究背景,结合未来新型电子元器件的多功能化、轻量化、无缆化的发展趋势,系统分析了未来互连技术在空间站工程、航天器在轨组装服务以及其他新型场景下的应用需求,提出了电气互连技术的发展趋势和发展方向,向未来新型电子元器件构建重要的互连技术支撑,开展高可靠、耐环境、多自由度的互连可靠性技术的应用研究提供有益的参考和启示。

片上与片间光互连技术与产业分析

随着各行业数字化转型进度加快,5G、人工智能等新技术迅速普及应用,算力需求快速增长。一年来,Chat GPT为代表的大模型开发和应用取得巨大进展,带动算力需求进一步提升。在数据中心与高性能计算中心高速发展的同时,互连技术也需要随之升级演进,以满足数据传输的大带宽、低时延、低能耗等要求。相比于电信号,光信号具有传输带宽大、传输损耗小、抗干扰能力强、可高速无串扰并行传输等诸多优势,因此光互连成为通信发展的重要技术方向,如何发展片上与片间光互连以突破传统电互连瓶颈,成为当前的研究热点之一。

基于PCIE的多嵌入式人工智能处理器低延迟数据交换技术

针对多嵌入式人工智能(Artificial Intelligence,AI)处理器板卡之间的任务调度和数据交换冲突以及提高多板卡堆叠扩展时的可靠性和运行效率问题,文中提出了一种虫洞交换结构多嵌入式人工智能处理器高速数据交换技术和数据帧结构的解决方法。该方法基于PCIE(PCI Express)高速数据接口,将数据以数据单元的形式进行信息传递,并设计多重权重决策算法避免数据传输中的冲突,实现任务的并发多线程处理。搭建FPGA(Field Programmable Gate Array)平台进行设计和测试,结果表明PCIE的传输带宽利用效率达到了85%以上,数据交换延迟小于20μs,系统中断任务响应平均最大延迟时间为8.775μs。该技术适用于多处理器协同的高速交换电路,可扩展至混合PCIE和RapidIO交换电路结构。

异构集成互连接口研究综述

随着集成电路向后摩尔时代发展,异构集成技术成为微电子的新兴方向,异构集成互连接口作为异构集成技术的关键,对异构集成芯片和系统至关重要。为进一步推进异构集成互连接口的实现,分析了现有异构集成芯片和系统的结构,将异构集成技术总结为小芯粒拼接大芯片、大芯片拼接大芯片、晶圆级芯片及晶圆级系统4个技术路线,并对不同技术路线下异构集成互连接口特性进行了总结和对比,阐述了当前产业界和学术界围绕异构集成互连接口的研究现状及存在的问题,最后给出了异构集成互连接口的未来发展趋势和需具备的技术特征。

串行RapidIO:高性能嵌入式互连技术

本文将对比RapidIO和传统互连技术,介绍RapidIO协议架构、包格式、互连拓扑结构、串行RapidIO物理层规范及其在无线基础设施方面的应用。

硅通孔3D互连热-力可靠性的研究与展望

硅通孔(TSV)技术是3D集成封装中用于实现高密度、高性能互连的关键技术,TSV的热-力可靠性对3D集成封装的性能和寿命有直接影响。从TSV的制造工艺、结构布局、材料可靠性以及评估方法等多个方面对TSV 3D互连的热-力可靠性进行研究,对其研究方法和研究现状进行总结和阐述。此外,针对TSV尺寸减小至纳米级的发展趋势,探讨了纳米级TSV在应用于先进芯片背部供电及更高密度的芯片集成时所面临的可靠性挑战。

HDI板工艺技术演变

0引言高密度互连(high density interconnector,HDI)板出现至今已30多年,在此期间HDI板市场不断扩大,技术也不断提升。HDI板制造工艺技术种类繁多,部分因不合时宜而被淘汰了,部分得到培育而成熟延续了。因此,了解一些HDI板制造技术演变知识,会对掌握HDI板技术有所启示与帮助。

基于光缆传输的高速数据中心互连技术

高速数据中心互连技术在现代云计算和大数据时代具有重要意义。对于基于光缆传输的高速数据中心互连技术,探索其在数据中心通信中的应用和性能评估。通过研究光缆传输技术的基本原理、优化策略和性能评估,提出一种基于光缆传输的高速数据中心互连方案,并进行案例研究和实验验证。实验结果表明,光缆传输技术在数据中心互连中具有出色的性能和可靠性。

一种基于P2020的RapidIO交换网络模块设计

随着时代进步和科技的发展,通用处理器发展迅猛;航电综合化通信系统是由DSP、FPGA、PowerPC、存储设备等构成,单纯提高处理器性能无法满足整体性能的提升的需求。RapidIO总线构架是一种基于高性能包交换的互连高速串行总线技术,主要功能是完成高性能处理器间的高速的传输数据;RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来,RapidIO总线作为嵌入式领域的总线互联标准,以其高性能、低延迟、低引脚数和低功耗等特点,广泛应用于航电综合化通信系统。

一种基于RapidIO总线的FT2000/4多通道数据处理模块设计

近年来,随着航电综合化通信系统的不断发展,其任务量急剧增加,特别是在雷达、电子战、数据链等领域实现的功能日益复杂,对电子信息的处理能力、接口速率及带宽要求越来越高,急需高性能的嵌入式处理平台以及高性能总线互连技术。RapidIO总线构架是一种基于高性能包交换的互连高速串行总线技术,主要功能是完成高性能处理器间的高速的传输数据;RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来,RapidIO总线作为嵌入式领域的总线互联标准,以其高性能、低延迟、低引脚数和低功耗等特点,广泛应用于航电综合化通信系统。

一种综合CNI系统RapidIO总线波形远程升级方法

给出一种综合通信导航识别(Communication Navigation Identification,CNI)系统波形远程升级方法,该方法提供了一种利用RapidIO总线进行波形文件远程传输,利用控制器局域网(Controller Area Network,CAN)总线完成波形升级命令控制,利用软件协议完成文件交互及完整性验证,利用子节点模块中央处理器(Central Processing Unit,CPU)完成波形文件的存储更新,实现了CNI系统波形文件远程烧写与升级功能。对于RapidIO总线作为业务总线的综合化系统波形远程升级功能给出一种实用化的高性能解决方法,对于实际工程应用具有重要的参考价值。