考虑工艺波动的两相邻耦合RC互连串扰噪声估计

基于6节点耦合互连串扰噪声电路模型,提出了一种新的考虑工艺波动的统计互连串扰噪声分析方法,在给定互连参数波动范围条件下,推导出了耦合互连统计串扰噪声的均值和标准差的解析表达式.实验结果表明,与在互连工艺波动研究中广泛采用的蒙特卡罗方法相比,新方法在确保计算精度的前提下大大缩短了计算时间,且采用新方法计算得到的RC互连串扰噪声均值误差低于2.36%,而标准差误差则低于7.23%.

基于“有效电容”的耦合RC互连延时分析

本文在保证互连延时特性不变的基础上将两相邻耦合 RC 互连中的耦合电容和静态互连电路等效为一“有效电容”,并将其用于有源互连的 Elmore 延时计算。与传统的采用 Miller 电容的方法进行了比较,它不但提高了计算精度而且反映了延时随信号上升时间变化的规律。本文方法与 Elmore 延时具有相同的计算复杂度,可广泛用于考虑耦合电容的面向性能的布线优化。

一种考虑工艺波动的RC互连延时统计模型

基于Elmore延时模型,提出了一种考虑工艺波动的RC互连延时统计模型,在给定互连参数波动范围条件下,利用该模型可以得到互连延时均值和标准差的解析表达式,与目前国内外互连工艺波动研究中广泛采用的Hspice蒙特卡罗(Monte Carlo)分析方法相比,所提模型在确保计算精度的前提下大大缩短了计算时间,可以应用于VLSI的互连延时分析和优化设计中。

大容量SRAM中长互连线RC延迟的高速译码电路的研究

文章分析了CMOS逻辑门驱动长互连导线时产生的延迟情况,并给出了驱动的延迟模型。在此基础上提出一种新的考虑RC延迟时高速CMOS逻辑链的设计方法。并使用上述方法设计出一款4Mb SRAM的高速译码电路。仿真表明在大扇出、大负载、长互连线的情形下,电路延迟时间仅有1.85ns。比传统的使用等效电容的优化方法快出0.12ns,电路面积节约30%,并且功耗明显的降低。

考虑工艺波动的RC互连树统计功耗

为了有效分析考虑工艺波动的RC互连树统计功耗,本文首先给出了考虑工艺波动的互连寄生参数和输入驱动点导纳矩的构建方法,然后,推导得出了互连功耗均值与标准差的表达式.计算结果表明,与目前广泛应用的Monte Carlo分析方法相比,采用本文方法得到的RC互连功耗均值误差小于4.36%,标准差误差则小于6.68%.结果显示,本文方法在确保精度的前提下大大缩短了仿真时间.

两相邻耦合互连的Elmore延时估计(英文)

基于“有效电容”的概念提出了一种分析两相邻耦合RC互连延时的方法.与采用Miller电容的传统方法比较,该方法不但提高了计算精度而且反映出了延时随信号上升时间的变化规律.该方法与El more延时法具有相同的计算复杂度,可广泛用于考虑耦合电容的面向性能的布线优化.

VLSI器件按比例缩小的发展趋势及挑战

随着微电子技术的不断进步,集成电路进入超大规模集成电路(VLSI)时代,半导体器件的尺寸则达到了深亚微米量级,并且器件的尺寸还在进一步缩小。在器件缩小的过程中,出现了一些制约因素限制了器件的进一步发展,例如阈值电压减小的限制、杂质随机分布的影响、互连线延迟时间的影响等。只有很好的解决这些问题,电路的集成度才能有进一步发展的空间。