Si/SiC超结LDMOSFET的短路和温度特性

Si/SiC超结横向双扩散金属氧化物半导体场效应管(SJ-LDMOSFET)能有效改善Si SJ-LDMOSFET阻断电压低、温度特性差和短路可靠性低的问题。采用TCAD软件对Si SJ-LDMOSFET和Si/SiC SJ-LDMOSFET的短路和温度特性进行研究。当环境温度从300 K上升到400 K时,Si/SiC SJ-LDMOSFET内部最高温度均低于Si SJ-LDMOSFET,表现出良好的抑制自热效应的能力;Si/SiC SJ-LDMOSFET的击穿电压基本保持不变,且饱和电流退化率较低。发生短路时,Si/SiC SJ-LDMOSFET内部最高温度上升率要明显小于Si SJ-LDMOSFET。在环境温度为300 K和400 K时,Si/SiC SJ-LDMOSFET的短路维持时间相对于Si SJ-LDMOSFET分别增加了230%和266.7%。研究结果显示Si/SiC SJ-LDMOSFET在高温下具有更好的温度稳定性和抗短路能力,适用于高温、高压和高短路可靠性要求的环境中。

50～75MHz550W脉冲功率LDMOSFET器件研制

介绍了射频功率横向双扩散金属氧化物半导体场效应晶体管（LDMOSFET）器件的设计原理，分析了影响器件输出功率、增益、效率和可靠性的关键因素。报道了采用扩散通源结构实现源极到衬底的低阻导通，采用TiSi，／多晶硅复合栅结构降低栅电阻以及采用单层屏蔽栅场板结构和双层金属布线工艺成功研制出一种甚高频（VHF），大功率LDMOSFET器件。器件在工作频率50-75MHz、工作电压36V、工作脉宽10ms和占空比30％的工作条件下带内输出功率大于550W、功率增益大于20dB、漏极效率大于60％和抗驻波比大于5：1，表现出了良好的微波性能。器件经过高温反偏、高温存储和高低温循环等可靠性筛选，性能稳定，具备工程化实用能力。

LDMOSFET漂移区参数灵敏度分析

高低压兼容工艺对LDMOSFET漂移区的各参数设计提出了更高的要求。结合实际工艺,对LDMOSFET漂移区的长度、结深、浓度等进行了灵敏度分析,详细分析了各参数对击穿电压和导通电阻的影响。根据分析结果,提出了一种改进方案。模拟结果表明,此方案可以使器件击穿电压提高27%,导通电阻降低10%以上。

厚栅n—和n—LDMOSFET高压输出电路

对于PDP(plasma display panels)驱动集成电路,为了减小芯片面积和提高开关速度而提出了一种厚栅LDMOSFET(later-al double diffused MOSFETs)这种新颖的高压输出电路。同常规的电路相比,在同样的下降时间下,利用所提出的输出电路,PDP驱动集成电路的芯片面积减少了35%;在同样的芯片面积下,当电源电压为180V,负载电容为100pF时,所提出的输出电路的下降时间比常规的的电路要快2.5倍。

RF-S01建模：一种精确的体接触RF-LDMOSFET大信号模型

提出一种精确的体接触RF-SOI(radio frequency silicon-on-insulator)LDMOSFET(lateral double diffusedMOSFET)大信号等效电路模型.模型漏电流及偏置相关电容模型方程连续、任意阶次可导.发展出一种新的可满足电荷守恒栅源、栅漏电容模型.对漂移区电阻以及LDD(lightly doped drain)区下侧寄生效应偏置相关特性进行了考虑.对自热效应引起的热功率耗散以及跨导/漏导频率分布效应也作了考虑.模型最终应用到一20栅指(每指尺寸为长L=1μm,宽W=50μm)体接触高阻SOI RF-LDMOSFET建模中.测量和仿真所得I-V,S参数,谐波功率特性对比结果验证了模型具有良好的精度.

高压RESURF LDMOSFET的实现

利用ＲＥＳＵＲＦ（ＲＥｄｕｃｅｄＳＵＲｆａｃｅＦｉｅｌｄ）技术，使用常规低压集成电路工艺，实现了适用于ＨＶＩＣ、耐压达１０００Ｖ的ＬＤＭＯＳＦＥＴ，本文介绍了该高压ＬＤＭＯＳＦＥＴ的设计方法、器件结构、制造工艺和测试结果。此外，本文还从实验和分析的角度探讨了覆盖在漂移区上面的金属栅──金属栅场板长度ＬＦ对ＲＥＳＵＲＦ器件耐压的影响。

A Patterned SOI LDMOSFET by Masked SIMOX for RF Power Applications

A novel patterned-SOI LDMOSFET with a silicon window beneath the p-type channel was designed and fabricated for RF power amplifier applications. This novel device has good DC and RF characteristics. It has no kink effect on output performance,an off-state breakdown of up to 13V,and fT = 6GHz at DC bias of Vg = Vd = 3.6V.At 1.5GHz,a power-added efficiency （PAE） of 50% is achieved with an output power of up to 27dBm from this device.

新型PSOI LDMOSFET的结构优化

针对沟道下方开硅窗口的图形化SOI(PSOI)横向双扩散MOSFET(LDMOSFET)进行了结构优化分析,发现存在优化的漂移区长度和掺杂浓度以及顶层硅厚度使PSOILDMOSFET具有最大的击穿电压和较低的开态电阻。PSOI结构的RESURF条件为Nd·tsi=1.8～3×1012cm-2。对结构优化的PSOILDMOSFET进行了开态输出特性模拟,输出特性曲线没有曲翘现象和负导现象,开态击穿电压可达到16V,器件有源区的温度降低了50℃。结构优化有利于提高器件性能和降低器件的开发成本。

适合基站放大器应用的图形化SOILDMOSFET的设计与分析

设计了一种新型图形化SOI(patterned-Silicon-On-Insulator)LDMOSFET(lateraldouble-diffusedMOSFETs)结构,埋氧层在沟道下方是间断的.工艺和性能模拟分析表明,此结构具有SOI器件低泄漏电流和低输出电容的特性,而且能抑制自加热效应和浮体效应.当漂移区长度为3μm时,开态击穿电压可达到30V、关态电压为71V、截止频率6.2GHz、最大振荡频率20GHz,2GHz时、栅偏压3V时的输出功率为0.8W/mm、功率增益为28dB.这些电学参数适合2G、60V无线通讯基站功率放大器的要求.

P波段1200W脉冲功率LDMOSFET研制

基于自主开发的LDMOS工艺平台,研制了一款P波段大功率LDMOSFET器件,并设计了器件的外匹配电路。该器件工作电压50 V,在工作脉宽1 ms、占空比10%的工作条件下,在380~480 MHz带宽内实现宽带输出功率大于1200 W,功率增益大于18 d B,漏极效率大于50%,抗驻波能力大于5:1,表现出了良好的RF性能,实现了国产P波段LDMOS器件1200 W的突破。

N-LDMOSFET的掺杂分布与热载流子效应

文章从MOSFET热载流子效应角度研究了N-LDMOSFET在不同的区域掺杂浓度条件下器件的最坏热载流子应力条件;在确定的器件工作条件下结合器件仿真结果,分析了在不同掺杂浓度下器件电特性退化的趋势;详细分析了导致器件退化趋势不同的原因,重点讨论了沟道掺杂和漂移区掺杂与器件热载流子效应关系,提出了N-LDNMOS中区域掺杂的优化策略。

LDMOSFET电热耦合解析模型

建立了包含电热耦合相互作用的大信号非线性射频LDMOSFET解析模型—Agereelectro-thermal transistor(AET)模型,包括:模型的拓扑图、等热和脉冲器件测试表征系统、模型参数的提取过程。在Agilent的电子设计工具软件ADS中植入和实现了该模型,并将其应用于实际射频功率放大器的设计,通过测量验证了该模型的正确。

RF-SOI技术应对RF技术革新

2017国际RF-SOI论坛在上海召开。这次举办的2017国际RF-SOI论坛,是由上海新敖科技和国际SOI产业联盟共同主办,延续了2016年"物联网与5G"的主题,邀请了来自国内外的多位专家介绍国际最先进的RF-SOI技术和市场动态及趋势,推动国内RF-SOI产业链的健康发展。本次论坛的主题是讨论在产业链各个环节建立SOI生态系统。

射频无线应用的体连接和图形化SOI LDMOSFET的比较

设计并制作了一种可应用于无线通信放大器的新型的图形化SOI LDMOSFET.该器件沟道下方的埋氧层是断开的.测试表明,输出特性曲线没有发现明显的翘曲效应,关态的击穿电压达13V,在VG=4V和VD=3.6V时fT为8GHz,直流和射频性能均优于同一芯片上相同工艺条件制备的体接触LDMOSFET.

1200V功率MOS栅驱动集成电路的设计

文章在国内首次设计并研制出1200V功率MOS栅驱动集成电路。该电路最高偏置电压(Voffset(max))为1200V,最大输出峰值电流为1A,最高工作频率100kHz,温度范围-55～125°C,可同时驱动系统中用于三相图腾柱式输出的高低端功率器件,是SPIC的一种典型电路。

图形化SOI LDMOS功率器件的性能分析

本文提出了一种在沟道下方埋氧层中开硅窗口的图形化SOI LDMOSFET新结构。工艺和性能分析表明,它可抑制SOI结构的浮体效应和自加热效应,具有低的泄漏电流,以及高的电流驱动能力。这种结构具有提高SOI功率器件性能和稳定性的开发潜力。

总剂量辐射对硅双极和MOS器件性能的影响

对比研究了总剂量辐射对硅微波功率双极器件、LDMOS器件、VDMOS器件以及常规功率VDMOS和抗辐射加固功率VDMOS器件电性能的影响,并分析了辐射后器件性能变化的原因,为抗辐射加固方法的改进和优化提供了基础。

两层金属场极板高压LDMOS的优化设计

采用场极板结终端技术提高LDMOS击穿电压,借助二维器件仿真器MEDICI软件对基于体硅CMOS工艺500V高压的n-LDMOS器件结构和主要掺杂参数进行优化,确定漂移区的掺杂浓度(ND)、结深(Xj)和长度(LD)。对多晶硅场极板和两层金属场极板的结构参数进行模拟和分析,在不增加工艺复杂度的情况下,设计一种新型的具有两层金属场极板结构的500Vn-LDMOS。模拟结果表明,双层金属场极板结构比无金属场极板结构LDMOS的击穿电压提高了12%,而这两种结构LDMOS的比导通电阻(RS)基本一致。

RF LDMOS功率晶体管及其应用

论述了 RF LDMOS功率晶体管的基本结构和特点。从与双极晶体管相比较的角度 ,讨论了这种器件的优异性能。对其发展动态和应用情况作了介绍。

SOI高压器件热载流子退化研究(英文)

提出一种可以表征STI型LDMOS器件各个区域界面陷阱密度分布的测试方法——MR-DCIV,利用该方法得到包括LDMOS器件的沟道区、积累区和漂移区在内的LDMOS器件界面陷阱密度在多种热载流子应力条件下的产生退化规律。针对界面陷阱的位置对LDMOS器件电学特性的影响进行分析,结果显示,在最大衬底电流应力模式下,产生的导通电阻退化最为严重,从而揭示不同于传统MOSFET器件导致LDMOS器件热载流子退化的机理。