RISC工作站的Cache设计

Cache技术是改善计算机系统性能的最重要和最有效的手段之一.近年来兴起的RISC结构更扩大了Cache技术应用领域。在RISC系统中,整机性能与处理器对内存的有效访问直接相关,从而使得Cache也更为重要.本文对RISC系统Cache设计中的许多问题进行讨论,并给出华胜4000系列RISC工作站的Cache设计作为实例.

“龙腾”R2微处理器Cache单元的设计与实现

合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。

S698M SoC芯片中Cache控制器的设计与实现

高速缓冲存储器Cache在微处理器中已经成为至关重要的一部分,它的使用能有效地缓和CPU和主存之间速度匹配的问题。本文以32位S698M微处理器的高速缓冲存储器Cache为例,分析了Cache的体系结构和关键技术,阐述了S698M中Cache的基本访存过程。该芯片已采用新加坡特许半导体0.18微米CMOS工艺流片成功。

基于目录的Cache一致性协议的可扩展性研究

基于CC-NUMA结构的DSM多处理器系统是大规模高性能并行计算机的一个实现方式,由于比监听协议具有更好的扩展性,系统多采用基于目录的Cache一致性协议。但是,随着系统规模的不断扩大,目录协议同样面临着可扩展性的问题。本文在分析影响目录协议可扩展性因素的基础上,对当前比较典型的几种目录组织形式从存储开销方面进行了讨论,最后提出了基于目录Cache的两级目录组织方案。

用于减少远程Cache访问延迟的最后一次写访问预测方法

为减少远程Cache访问延迟,提高共享存储系统的性能,提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法,并对一个具体的目录协议进行了改造,以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级,处理器能直接从主存中读取数据,从而减少了远程Cache访问所需的一个网络跳步数。与当前基于指令的预测方法相比,该方法能极大减少存储开销。基准测试程序的评测结果表明,该方法能获得83.1%的预测准确率,并且能提高8.57%的程序执行性能,同时与基于指令的预测方法相比,该方法能分别减少历史踪迹表69%的存储开销和签名表36%的存储开销。

适用于多核环境的混合Cache一致性协议

提出一种适用于多核环境的混合Cache一致性协议。该协议采用混合值传播策略,引入小容量目录D-Cache,克服传统监听一致性协议发送数据请求时盲目广播的缺点,通过数据块状态的扩展,有效避免乒乓现象的发生。仿真实验结果表明,该协议能减少测试程序的运行时间,降低多核处理器私有L1 Cache的失效率,提高系统性能。

Cache一致性及其协议

本文对 Ｃａｃｈｅ一致性问题作了进一步探讨，介绍一混合 Ｓｎｏｏｐｙ Ｃａｃｈｅ协议即 Ｍｏｄｉｆｉｅｄ－Ｋｅｉｏ协议，并对其进行分析和比较。

一种新的Cache优化方法──部分Cache局部性方法

Ｃａｃｈｅ的性能优化在高性能计算中起着非常重要的作用．传统的ｃａｃｈｅ优化方法（如分块方法）存在着一些缺陷．而ＲＩＳＣ和超标量等技术的引入为ｃａｃｈｅ的优化提供了新的途径．本文在分析ＲＩＳＣ处理器的特点的基础上，提出了“部分ｃａｃｈｅ局部性”方法．实践表明，该方法有很好的优化效果，且易于实现．

支持多机环境的片上Cache的设计与实现

Cache是高性能微处理器解决CPU和存储器速度差异问题的有效措施之一。在共享存储器的多机环境下,共享数据在多个处理器的片上Cache中分布,Cache间维持数据一致性成为关键。该文讨论了32位嵌入式微处理器"龙腾R2"的Cache的设计和实现和支持多机环境的Cache一致性实现方法,并给出了实现的结果。

基于新型Cache一致性协议的共享虚拟存储系统

介绍了一个基于新型Ｃａｃｈｅ一致性协议的共享虚拟存储系统ＪＩＡＪＩＡ．与目前国际上具有代表性的共享虚拟存储系统相比，ＪＩＡＪＩＡ采用了基于ＮＵＭＡ的结构，能够把多个机器的物理地址空间组织成一个更大的共享虚拟地址空间．此外，ＪＩＡＪＩＡ实现了一种基于锁的新型一致性协议，通过附带在锁上的ｗｒｉｔｅ－ｎｏｔｉｃｅ来维护一致性，从而避免了传统的目录协议中由目录引起的存储开销和系统复杂度．利用一些被广泛使用的测试程序，例如ＳＰＬＡＳＨ２和ＮＡＳ并行程序集，对ＪＩＡＪＩＡ进行的测试表明，同近期实现的共享虚拟存储系统（如ＣＶＭ）比较，ＪＩＡＪＩＡ不仅具有更高的性能，而且可以解决更大规模的问题．

基于伪临界值的Cache一致性协议验证方法

针对Cache一致性协议状态空间爆炸问题,提出共享集合伪临界值(Pseudo-cutoff)的概念,并以采用释放一致性模型的CC-NUMA系统为例,分析了共享数据的分布情况,推导出在一定条件下共享集合伪临界值为4的结论,有效优化了目录Cache协议状态空间,并提出了解决小概率的宽共享事件的方法。实验数据表明,基于伪临界值的协议模型优化,能够有效缩小Cache协议状态空间,加快验证速度,扩大验证规模。

HA-DMDB基于数据模型趋势分析的Cache一致性管理策略

随着嵌入式微处理器、存储设备、无线通信技术的迅速发展 ,出现了具有无线通信能力的小体积的无线传感器(wirelesssensor) 将大量这样的传感器通过无线通信方式组成传感器网络 ,可以进行大范围的分布式系统的应用 提出了一种传感器网络的综合应用系统体系结构和模型 。

基于总线侦听Cache一致性协议算法与实现

以共享总线的多处理机系统为例,本文介绍了在共享总线系统中用于解决Cache问题的侦听总线一致性协议,并基于总线侦听Cache一致性协议的优点和协议区分状态的原因,给出了一个评价协议好坏的角度:总线的流量和存储器访问的有效时间,最后给出了基于总线侦听Cache一致性协议算法与实现。

多核处理器Cache一致性协议关键技术研究

多核处理器规模的不断扩大和核间通信机制的日益复杂,使得Cache一致性维护变得更加困难。本文从多核处理器Cache一致性问题的产生背景出发,分析监听协议、目录协议、Token协议和Hammer协议的实现机制以及在多核环境中的优缺点,分别从一致性协议与片上互连结构协同设计、面向低功耗应用的协议优化策略、Cache一致性协议验证及容错机制等角度考虑,对未来多核处理器Cache一致性协议设计的发展趋势和技术挑战进行详细分析与讨论。

Web网站缓存设计中Cache一致性问题的研究

从网站缓存实现机制入手,分析了Cache一致性对网站缓存效率的影响,重点讨论了一种通过服务器集群实现基于网站为单位的缓存设计,缓存不再针对具体的文件而是以整个网站为单位来进行查询和替换,更好地保证了Cache一致性原则在缓存设计中的体现。

模型检测MESIF Cache一致性协议

在处理器从单核向多核演进的过程中,为了获得更好的性能和可扩展性,适用于多核处理器系统的Cache一致性协议变得越来越复杂。Cache一致性协议的验证一直是模型检测在工业界主要应用之一,被工业界和学术界关注。相对传统方法而言,微结构级的模型检测能够描述和验证更多的协议细节。利用NuSMV工具对Intel公司的MESIF Cache一致性协议进行模型检测在微结构层次上进行了建模,并对该协议进行模型检测,试验结果证明了此方法的有效性。

一种基于二叉树的Cache一致性目录方法

本文提出了一种高度并发的Ｃａｃｈｅ一致性方法，着重描述了它的并发性，并且通过和ＩＥＥＥＳＣＩ协议的性能比较，表明这种Ｃａｃｈｅ一致性方法具有较好的伸缩能力，适于Ｓ２ＭＰ结构。

基于WishBone总线Cache数据一致性方案

Cache数据一致性问题是多处理器系统中必须解决的一个难点。作者在开发LX-1164安全微处理器过程中对WishBone总线标准以及MOESI协议进行了深入研究,提出了一种基于WishBone总线的Cache数据一致性设计方案,对WishBone总线标准进行了扩充,实现了对MOESI协议支持。本设计采用SMIC公司的0.18um工艺标准单元库,经仿真测试在400MHz主频下达到设计要求。

处理器中非阻塞cache技术的研究

现代高速处理器的设计中对于cache技术的研究已经成为了提高处理器性能的关键技术,本文针对在流水线结构中采用非阻塞cache技术进行分析研究,提高cache的命中率,降低缺少代价,提高处理器的性能,并介绍了"龙腾"R2处理器的流水线结构的非阻塞cache的设计。

HPPA7100可伸缩性Cache组织及有关技术

本文介绍并分析了ＨＰＰＡ７１００微处理器的不在片的可伸缩性ｃａｃｈｅ组织结构的特点与用于改进ｃａｃｈｅ性能的有关设计技术。