基于“有效电容”的RLC互连树延时分析

在VLSI设计中,互连延时估计一直是很受关注的问题之一.提出了一种基于"有效电容"的RLC互连树延时分析的方法.把这种新方法与等效Elmore延时分析的方法做了仿真比较.结果显示,基于有效电容的RLC互连树延时分析方法误差要小于等效Elmore延时分析的方法.

驱动复杂RLC互连树的逻辑门延时

提出了一个用于估计 RL C互连树驱动点导纳的闭端等效 π模型 ,并将其用于驱动复杂 RL C互连树的逻辑门延时的估计中 .与其他方法相比 ,它具有结构简单。

集总RLC互连树的建模及门负载延迟的近似计算

利用一段简单的电路模型对门输出端的集总RLC互连树建模并计算门负载延迟 采用二叉树的数据结构表示集总RLC互连树 ,从而快速计算互连树入端导纳的分量 ,进一步导出Π RLC模型中的R1,L1,C1和C2 参数 ,计算出斜坡输入时的门负载延迟 实验证明 ,应用文中模型计算出的门负载延迟与Spice延迟偏差不超过 3% 。

一种稳定的RLC互连π模型构建及其应用

基于RLC互连树节点导纳的低阶矩构建了一种稳定的互连π模型,并讨论了它在互连树延时和逻辑门延时估计中的应用.结果表明,该模型与已有方法相比精度有一定程度的提高.

基于RLC模型的互连线时延估算

对VLSI电路中RLC互连线的时延进行了研究,使用改进的一阶模型来近似分布式均匀传输线的传输函数,计算出时域下的阶跃响应并得到简洁的时延计算公式。然后将其应用到具体的RLC互连树中计算源节点到漏节点的时延,其驱动器模型由电阻和电容组成,负载为容性负载。实验结果表明,该模型的计算结果与SPICE仿真结果的误差小于10%,计算量也比基于二阶传输函数的算法大为减少,在计算效率和精度两方面得到较好折衷,可以用于考虑时延效应的优化程序中。