以太网MAC控制器的MII接口转RMII接口的实现

RMII接口是简化的MII接口,是为了解决MII接口标准中信号线过多而造成的过多的功耗。首先介绍了IEEE802.3以太网MAC控制器MII接口标准以及RMII接口标准。根据两种接口标准之间的关系,阐述了在以太网MAC芯片中加入RMII接口的一种设计方案,用Verilog hdl语言实现了MII标准到RMII标准之间的转换,并经过了仿真,综合,布局布线,并用QuartusⅡ软件下载到基于SEP3203处理器的GE02FPGA开发板上,实现了板级仿真。成功与PC机实现了全双工和半双工的以太网数据帧的收发,达到了设计目标。

RMII模式以太网PHY芯片DP83848C的应用

介绍了美国国家半导体公司的PHY芯片DP83848C的功能特性;给出了在RMII(Reduced Medium Independent Interface,精简的介质无关接口)模式下的硬件电路及软件设计,以及在PCB布局布线过程中的注意事项。该设计为嵌入式系统中以太网底层的软硬件设计提供了参考,也为TCP/IP协议在嵌入式系统上的实现提供了硬件平台。

基于FPGA的RMII通讯模块的设计与实现

某鱼雷声自导的硬件系统使用了百兆网络交换机实现DSP之间的互联。交换机在MAC和PHY之间的接口是RMII,但DSP没有相应的外围设备与它匹配。因此必须在FPGA中设计RMII的通讯模块,完成DSP数据格式向RMII数据格式的转化。在设计中将该通讯模块分为发送状态机和接收状态机两部分。每个状态机均包含2个2kbyte的双口RAM作为乒乓缓冲。双口RAM的一端位宽2bit作为RMII的数据端口,另一端位宽32bit作为DSP数据端口。向该端口的指定地址写命令字能够启动数据发送,向指定地址读状态字能够判断是否有数据接收。该通讯模块工作在全双工模式,文中给出了它的一个应用实例。经测试它能够达到收发11Mbyte/s以上的速度,并且占用的FPGA硬件资源较少,满足了系统网络通讯的要求。

基于快速以太网物理层的实时高速数字视频传输

从剖析快速以太网物理层的基本工作原理入手,解释了4B/5B数据编解码与时钟同步的基本原理,结合FPGA,阐述了基于典型物理层芯片RTL8208的高速数字视频传输的基本设计思想.给出了传输效率不低于90%视频数据MAC层帧格式以及实用的系统基本结构.最后就板级设计准则和关键设计参数进行了简要说明.

IEEE1588协议硬件时间戳标记电路设计

IEEE1588协议是一种基于网络多播技术的精密时钟同步协议,为了提高时钟同步的精度,提出了一种在以太网物理层和MAC层之间的介质无关接口(MII/RMII)处检测同步报文的策略和实现精确时间戳标记方案,在此方案基础上设计和实现了基于FP-GA的硬件时间戳标记电路;设计了相关测试平台,对设计电路进行了测试和验证,测试结果表明设计的时间戳标记电路可以在RMII接口处实时地标记同步报文的收发时间戳,设计达到课题要求,应用性能良好。

基于WinPcap的PC机与FPGA双向高速数据传输

本文使用WinPcap自定通信帧格式,实现一种PC机和FPGA之间双向高速数据传输方法,绕过了TCP协议和IP协议,只涉及到链路层和物理层,降低了FPGA端的协议解析复杂度、减少拆包时间和时延,并且突发速率达到100Mbit/s。通信接口协议采用类似802.3协议的帧格式。