基于FPGA+ARM的太赫兹成像最小控制系统设计

为实现太赫兹焦平面实时成像及小型电子学相机前期研制,设计了一种基于FPGA和ARM异构架构的太赫兹成像最小控制系统。系统采用赛灵思推出的xc7z020clg400-2芯片作为控制核心,使用基于AlGaN/GaN高电子迁移率晶体管(High-Electron-Mobility Transistor,HEMT)的340 GHz频段的32×32太赫兹探测器阵列,实现了ROIC读出电路时序控制、高速ADS8422控制、数据乒乓缓冲写入DDR并发送至上位机,最终进行软硬件联调。实验结果表明,控制系统能够实现太赫兹全像元、单像元、行和列扫描实时成像,帧频达到47.3 Hz,有效数据传输速率稳定在0.775 Mbit/s,而且FPGA和ARM异构可缩短开发周期、节省资源,使系统灵活性和集成度更高。

红外焦平面读出电路集成数字输出

为了实现红外焦平面数字化输出,设计了一种集成片上模数转换的焦平面读出电路,包括一个512×512的读出电路单元阵列和列共享的逐次逼近寄存器型模数转换器(SAR ADC)。单元读出电路采用了直接注入(DI)结构作为输入级,输出的信号通过多路传输送到模数转换器。设计的逐次逼近型的模数转换器中的比较器采用的是由前置放大器、锁存器、自偏置差分放大器和输出驱动器组成的高速比较器,数模转换器(DAC)采用的是三段式的电荷按比例缩放和电压按比例缩放相结合的结构。在Cadence和Synopsys设计平台下对模拟和数字部分电路分别进行设计、仿真与版图设计。电路工艺采用GLOBALFOUNDRIES公司0.35μm CMOS 3.3 V工艺加工流片。测试结果显示SAR ADC有效位数为8.2位,转换频率超过150 k Samples/s,功耗低于300μW,满足焦平面100帧频以及低功耗的需求。

平板电封装工程中的凸点实现及其在紫外焦平面成像阵列中的应用

紫外焦平面成像系统主要用以观测日光下高压输电系统的电晕放电现象。焦平面成像系统主要由信号采集系统、控制系统、信号处理系统和信号存储系统构成,再加上后端的显示器件,就可以完成视频信号的采集、处理、运算、传输和显示等功能。本文在设计紫外焦平面成像系统的时候,参考了发展相对成熟的非制冷型红外焦平面成像系统的技术结构。为了将采集图像的焦平面探测阵列与后端的电路系统连接起来,关键技术是以凸点制作为基础的倒装焊技术。由于焦平面探测阵列的引出点阵的密集性,最好采用性能指标较好的光刻结合电镀的倒装焊工艺。为了保证焊接过程不影响紫外探测元件的性能,凸点材料选择了焊点较低的软金属In,并介绍了这种焊点的制作工艺。

用于微悬臂梁红外焦平面读出电路的片上ADC设计(英文)

设计了一种用于微悬臂梁红外焦平面读出电路的片上ADC。该ADC采用流水线结构实现,采用带溢出检测的多位第一级和后级功耗逐级缩减的方案优化系统功耗,提高线性度。该设计采用0.35μm的CMOS工艺流片验证。测试结果表明:5V电源电压、10M采样率时电路总功耗为98mW,微分非线性和积分非线性分别为-0.8/0.836LSB和-0.9/1.6LSB;输入频率为1MHz时,SFDR和SNDR分别为82和67dB。