基于ROM压缩算法的直接数字频率合成器设计

描述了基于ROM压缩算法的直接数字频率合成器(DDS)的特点和原理,有效地降低DDS的杂散,给出了一种用Altera CPLD器件(EPM1270T144C5)实现方案,同时给出了系统外围电路的设计方法及测试结果.

一线总线结构的DS18B20的序列号搜索算法研究

针对基于一线总线结构的多个数字式温度传感器DS18B20的64位序列号搜索算法进行探讨,建立二叉树的数据结构模型。根据DS18B20的搜索特性,提出一种新的搜索算法,给出详细的程序流程图,并对该算法进行验证。较之传统法的搜索算法,该算法思路清晰,程序简捷,运行时间稳定,不仅大大减少程序存储空间,而且有比较可观的搜索效率,具有比较高的工程实用价值。

基于ROM结构的直接数字频率合成器ASIC设计

完成了一种基于ROM结构的直接数字频率合成器(Direct Digital Synthesizer,DDS)的ASIC设计。其中累加器采用进位链和流水线相结合的方式,提高了工作频率的同时降低了资源占用率;ROM模块应用以正弦函数1/4波形对称性为基础,并结合Hutchison相交分离法的改进压缩算法,压缩率达到49倍,降低了芯片的功耗和面积。基于SMIC 0.18μm CMOS工艺库完成了后端物理设计和后仿真。该DDS功耗低,面积小,频率分辨率高,可作为高质量的信号源应用于4G移动通信中。

一款雷达信号处理SOC芯片的存储器内建自测试设计

内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地为芯片内部5块RAM和2块ROM设计了自测试电路,并在芯片的实际测试过程中成功完成对存储器的测试并证明内嵌存储器不存在故障.

一种单总线即插即用技术的实现方法

本文重点研究单总线"即插即用"实现技术,根据二叉树遍历原理并通过优化找出一种通过对节点进行标记的方法来实现单总线下位机即插即用。通过辅助编码的写入,改变将ROMID号上传的传统做法,使得上下位机开发相对独立,通过将辅助编码与实际监测地理位置相对应,以实现真正意义的单总线器件"即插即用"。