使用除法算法对里德-所罗门编码进行解码（英文）

里德-所罗门编码是最广泛使用的纠错码之一.介绍一种使用除法算法的解码方法,发展该算法的理论并讨论支持该算法的例子.最后,证明与该解码算法有关的一个概率上的定理,关于何时该方法是最有效的,得出一些概率上的结果.

DVB-S中的信道编码技术

DVB -S信道编码是DVB -S信道传输系统的关键技术 ,介绍了DVB -S信道传输系统的组成以及DVB

基于FPGA的DVB-S中信道编码的实现

简单介绍DVB-S标准,并采用ALTERA公司的EP1S25 FPGA芯片用Verilog语言针对信道编码部分的特点用特别的结构思路进行设计,对整个部分进行仿真和分析,其性能满足DVB-S标准的输出要求,对以后DVB-S发端ASIC芯片的设计与实现提供了基础。

新型DVB-C信道编码、中频调制的全数字实现

提出了如何在FPGA上实现DVB-C的信道编码和中频调制,概述了实用的编码调制的技术难点及其改进,阐述了各个关键模块的实现方法和性能指标,给出了整个模块的综合测试和仿真指标。

一种用于数字地震仪的低功耗RS编码方法

针对RS(里德-所罗门)编码实现时所需功耗过高,导致其很难被应用到对功耗要求非常严格的环境中这一问题,文中在对影响编码实现功耗的各因素进行分析的基础上,提出一种适用于数字地震仪中的低功耗RS编码方法。该方法相比于传统的已提出的实现方法在计算复杂度、延迟及功耗等性能方面的优势均有明显提升。仿真结果表明,用此编码方法实现的RS(31,27)编码,可以在满足数字地震仪对低功耗的要求下,达到数字地震仪对传输可靠性的要求。

细胞内大片段DNA数据存储的多RS码交织编码

合成DNA作为潜在的数字信息存储介质,存储密度高,可用时间久,有望成为未来数据存储的重要选项。然而,DNA的合成与测序读出往往造成碱基的多种错误,无法满足数据存储的可靠性要求,而保证可靠性的编码方案往往效率较低。针对该问题,提出了一种面向酿酒酵母内大片段DNA数据存储的高效率编码方法。数据编码通过多个极高码率的里德-所罗门(RS)码的码字交织构建数据DNA单元,将其与酵母的自主复制序列(ARS)交替镶嵌,构成酵母人工染色体序列;数据读出时,利用二代高通量测序,组合了读段从头(denovo)组装、ARS导引例,用20×二代测序数据可无错恢复原始数据。该编码方法不仅能实现数据可靠存储,实现的DNA数据部分逻辑密度为1.973 bit/bp,即使考虑生物单元开销,总体逻辑密度仍达到1.947 bit/bp。该设计流程可支持Kb到Mb不同长度的DNA的编码,为大片段DNA数据存储的“湿”实验提供灵活的实验前验证与评估。

里德-所罗门编码联合分集接收系统对海洋湍流抑制性能研究

针对水下无线激光通信链路性能劣化问题,基于Yue谱推导了在包含有限外尺度和海洋水体分层不稳定度的弱海洋湍流信道下高斯光束的空间相干半径和闪烁指数闭合解析式,量化了基于高斯光束的海洋分集接收系统中的湍流强度和探测器间距阈值。在此基础上设计了一种基于高斯光束的里德-所罗门(RS)编码联合均衡等增益合并(EEGC)算法的单入多出(SIMO)通信系统。利用双曲正切函数法推导了系统的上限平均误码率(ABER)闭合解析式,并研究了海洋水体分层的不稳定程度和探测器分布方式对系统性能的影响。仿真结果表明,海洋水体分层的稳定与否对系统性能影响较为明显。此外,所设计的系统可有效抑制复合海洋信道下高斯光束的湍流效应,湍流越强,抑制效果越显著;也可有效降低探测器的分布方式对采用高斯光束传输的SIMO系统性能的影响。

基于FPGA的级联编码系统的设计与实现

基于IESS-308标准设计了里德-所罗门码和卷积码的级联编码方案,解决了级联编码系统设计中的关键问题,提出了系统的同步策略,在现场可编程门阵列上实现了整个系统,并在硬件平台上对级联编码系统进行了性能测试。测试结果表明,实测值与理论值一致,从而验证了方案的正确性。该方案具有较强的通用性,经适当修改,可满足其他传输标准的要求。

基于移位多项式基优化并行RS伴随式计算电路的方法

研究了RS译码器的并行伴随式计算电路的结构优化,分别推导了并行度能整除和不能整除码长时的并行伴随式计算的表达式,并设计了相应的电路。针对并行实现会增加电路复杂度的问题,通过适当的变换,采用移位多项式基的方法,设计了低复杂度的并行伴随式计算改进电路。改进结构不仅降低了电路中有限域加法器的复杂度,并且通过将原有的多个小规模有限域乘法器简化为一个较大规模的乘法器,使得乘法器的复杂度也在很大程度上得到了降低。对并行度为8的RS(2040,2024)和RS(255,239)译码器的实验研究表明,上述的结构实现方法可比迭代匹配算法(IMA)节省约30%的资源,当并行度为64时,资源节省可达到50%。

星载大容量固态存储控制器的级联编码设计

航天器大容量数据存储设备主要采用基于NAND Flash的固态存储器,但由于空间环境中单粒子翻转效应的影响,以及存储器芯片在操作过程中因为阈值电压偏移导致的位比特错误等原因,存储设备的可靠性降低。为提高数据存储设备的数据容错性,依据NAND Flash芯片物理结构和数据存储结构,具有针对性地提出RS(256,252)码+LDPC(8192,7154)码级联的纠检错并行编码设计,并优化编码算法的电路实现方法。建模仿真和地面测试系统测试结果表明:该设计具有低硬件开销、低功耗和高可靠性的优点。存储系统的数据总容量达512 Gb,有效数据吞吐率为700 Mb/s,能够满足航天器固态存储控制器对大容量数据控制和高数据吞吐量的设计需求。

新型串行融合Reed-Solomon码译码器设计

针对流水线结构融合里德-所罗门(Reed-Solomon,RS)码译码器时序中存在大量空闲等待时间的问题,提出了一种新型串行融合RS码译码器架构。为消除流水线阶段中的空闲等待时间,将译码器时序调整为串行结构;通过译码子模块电路复用设计了一种分时实现不同模块功能、可同时适用于随机错误译码与单段突发错误译码的mSPCF模块;提出基于mSPCF模块的串行融合RS码译码器架构,并对译码器进行了延时分析,在SMIC 0.13μm CMOS工艺库下对译码器进行了电路逻辑综合。仿真结果表明:与流水线结构融合译码器相比,所提译码器可减少约9.4%的硬件资源消耗,在信噪比6.2~7.4 dB范围内发生译码随机错误和单段突发错误时,平均译码延时可分别降低约73.45%和45.65%,吞吐率分别提升约236.76%和64.49%,证明该译码器具有更优异的性能。

基于SIMULINK的MSK与RS联合仿真技巧

16号数据链系统采用的MSK(最小移频键控)调制和RS(里德-所罗门)编码技术增强了系统的抗误码能力,文中给出MSK的原理,分别建立MSK调制/解调和RS编码/译码子系统的仿真模型,构建联合仿真系统,通过系统仿真对比分析未编码系统和采用RS编码获得的系统误码性能,给出联合仿真系统的参数设置技巧。

DVB-H手机电视标准中的MPE-FEC

DVB-H可以保证移动终端在移动环境和低功耗条件下接收数字电视节目,可以很好地和3G网络配合使用。本文首先阐述了DVB-H的系统解决方案,然后对其中能够提高移动信道中的C/N、多普勒性能以及抗脉冲干扰能力的MPE-FEC技术进行分析,重点介绍了MPE-FEC的帧结构及其传送和RS译码。

改进的基于纠删码的网络丢包恢复方法

提出了一种改进的基于纠删码的网络丢包恢复方法。在纠删码基础上引入了包组联合的编码方式,包组之间引入监督关系,打破了线性分组码的包组间孤立地恢复丢包的弊端,通过后续包组的到来动态地扩展当前包组的丢包恢复能力。提出的方案可以明显提升丢包恢复性能,有效地解决连续丢包问题,并能够根据当前包组丢包情况自适应地调整恢复能力和解码时延,从而提升系统的整体性能。

一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现

在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门(RS)(544,514)码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。

基于FPGA的RAID6硬件加速器的实现

设计了基于FPGA的RAID6磁盘阵列的硬件加速器,将占用大量CPU周期的RAID6校验算法,用FPGA硬件实现并设计了软件与加速器的交互接口,将CPU从繁重的计算任务中解放出来,系统的处理速度和响应速度得到很大提升。

卫星数据组合译码技术研究与实现

卫星数据的正确高效译码,是其在后续应用中发挥作用的基础,具有十分重要的意义。不同种类的卫星,其原始数据一般采用不同的编码方式和编码顺序,本文实现了对卫星原始数据的PN、循环冗余检验(CRC)和里德所罗门(RS)组合译码处理。该组合译码处理算法具有通用、可扩展、快速的优点。

RS(16,12)缩短码编译码原理及性能分析

在各类数字通信系统以及计算机存储和运算系统经常利用差错控制编码降低误码率,提高通信质量,满足对数据传输通道可靠性的要求。RS码是一种性能优良的前向纠错码,具有同时纠正随机错误和突发错误的能力,它的构造特点决定了其非常适合于纠正突发性错误。文中在阐述RS系统码编译码原理的基础上,提出了RS(16,12)缩短码的编译码方法,利用MATLAB对R S(16,12)缩短码在高斯信道和瑞利信道条件下的纠错能力进行仿真,并分析其纠错性能。