基于FPGA实现RS编码新型方案

针对目前通讯大量差错控制的需要,提出一种利用现场可编程门陈列(FPGA)内核实现RS编码与交织的新型方案。通过控制RS编码数据流的输入与输出,完成对异步数据的整帧处理,利用多级流水实现数据的实时传输。通过对交织块RAM的读写地址的控制,同步完成任意深度的交织操作。工程实践表明,该方案在上下行链路中快速稳定的实现了RS编码与交织,并适应多种差错控制编码格式的要求。与常规方法相比,有效降低了信道编码工程实现复杂度和对FPGA芯片等硬件的要求。