Verilog HDL语言RTL级描述的可综合性

所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法 .由于Verilog HDL( Verilog Hardware Description L anguage)本身的特点 ,许多面向仿真的语句虽符合语法规则却是不能综合的 ,这在设计中必须加以避免 .同时讨论了如何写出 Verilog HDL可综合风格的 RTL( Register Transfer Level)

TGM模型的RTL形式化描述

TGM模型是实时仿真参考模型的重要组成模型。它可以描述、构造实时系统行为。本文选取基于事件的RTL语言 ,形式化定义了TGM模型和其表现形式 ,如 :断开子图、任务断开子图、非断开子图和混合子图等。

GCC编译器后端移植技术

从GCC编译器的体系结构出发,提出了GCC前后端分离的结构以适合移植到不同的硬件平台,分析了GCC后端移植的关键技术。重点阐述后端移植所必须的文件,并详细说明这些文件的作用,给出了RTL中间语言的语法结构以及典型指令的RTL指令模板结构。最后通过一个实例对移植到新硬件体系结构的GCC进行测试,结果表明针对特定的硬件体系结构,GCC后端移植技术是可行的,能够产生正确的汇编语言代码。